一种基于ARM实现数字下变频的宽频扫描系统

摘要

本发明涉及一种基于ARM实现数字下变频的宽频扫描系统。本系统包括含有程序的ARM主控制器、FPGA芯片、DDC芯片、DDC芯片、时钟芯片、五个A/D转换芯片、内部晶振、放大器和环路滤波电路。本系统提高了宽频扫描的稳定性、系统工作的实时性和可靠性。在提高射频模块的整体性能同时，实现了数字下变频宽频扫描功能，同时降低了程序运算量，达到了充分利用ARM控制功能。系统控制结构简单、占用资源少，可移植性高。此外，本系统还具有集成度高，运行速度快，方便维护和升级的优势。

说明书

技术领域

本发明涉及通信领域数据采集分析处理技术，特别涉及一种基于ARM实现数字下变频的宽频扫描系统。

背景技术

传统的数字扫描处理方法首先是对低中频信号进行ADC低采样率采样，然后将采样数据保存RAM中；当数据足够后，进行数字扫描运算处理。这种处理在高中频信号方面，需要提高存储空间，增加运算量，有很多冗余输出数据，导致效率非常低。随着信号处理技术的进步和电子技术的发展，数据通信量越来越大，对射频信号进行数字下变频处理，实现宽频扫描的要求越来越高。

发明内容

鉴于上述现有技术存在的问题，本发明提供一种基于ARM实现数字下变频的宽频扫描系统。本系统基于ARM的实时处理、高性能平台，使其可以简化地应用于实时传输系统内部，完成数据传输，满足系统对数据带宽、抗干扰、实时处理等多方面的要求。

本系统由ARM芯片与FPGA芯片、DDC芯片结合实现的数字下变频，实现的宽频扫描是一种新型的数字处理技术，它充分利用数字下变频的优化算法及FPGA与ARM领域的新技术，考虑了那些需要宽频扫描的应用场合，并将原有的数字下变频宽频扫描系统做了许多改进，以满足某些特殊的应用需求，它可以提供30M-3000M的宽频扫描，并且扫描的速率快、性能稳定，能够最大程度地实现宽频扫描技术的实现。

本发明采取的技术方案是：一种基于ARM实现数字下变频的宽频扫描系统，其特征在于，包括含有程序的ARM主控制器、FPGA芯片、DDC芯片U1、DDC芯片U2、时钟芯片U3、A/D转换芯片D1、A/D转换芯片D2、A/D转换芯片D3、A/D转换芯片D4、A/D转换芯片D5、内部晶振、AD8376放大器和环路滤波电路，其中高频头输入的一路信号通过AD8376放大器与A/D转换芯片D1连接，A/D采集芯片D1与DDC芯片U1的B脚连接，DDC芯片U1的1脚、2脚、3脚、4脚连接后与FPGA芯片连接；高频头输入的二路、三路、四路、五路信号分别与A/D转换芯片D2、A/D转换芯片D3、A/D转换芯片D4、A/D转换芯片D5连接，A/D转换芯片D2、A/D转换芯片D3、A/D转换芯片D4、A/D转换芯片D5分别与DDC芯片U2的A脚、B脚、C脚、D脚连接，DDC芯片U2的1脚、2脚、3脚、4脚分别与FPGA芯片连接；DDC芯片U1与DDC芯片U2连接；FPGA芯片与AD8376放大器连接，FPGA芯片与ARM主控制器双向连接；时钟芯片U3分别与A/D转换芯片D1、A/D转换芯片D2、A/D转换芯片D3、A/D转换芯片D4、A/D转换芯片D5、ARM主控制器、环路滤波电路及内部晶振连接。

本发明与现有技术相比具有的优点及有益效果：本系统提高了宽频扫描的稳定性、系统工作的实时性和可靠性。在提高射频模块的整体性能同时，实现了数字下变频宽频扫描功能，降低程序运算量，达到充分利用ARM控制功能。系统控制结构简单、占用资源少，可移植性高。此外，本系统还具有集成度高，运行速度快，方便维护和升级的优势。

附图说明

图1为本发明电路原理框图；

图2为本发明数据流传输流程图；

图3为ARM主控制器程序流程图。

具体实施方式

以下结合附图和实施例对本发明作进一步说明：

参照图1，本系统ARM主控制器采用Sunsam公司的S3C44B0 ARM7芯片，该芯片具有设计灵活、运行高速，调试简单，抗干扰能力强的优点，这对于数字下变频宽频扫描技术有着重要意义。FPGA采用ALTERA公司的EP2C36F系列芯片作为FPGA处理，与ARM7芯片进行信息交互，该芯片实现简单，控制修正电平、门限等参数，FPGA芯片与DDC芯片结合将经A/D转换后的数字信号进行处理，DDC芯片直接与FPGA芯片进行数据交互，将处理结果发送给ARM7芯片，通过设计与ARM7芯片接口相关的驱动程序、应用程序和FPGA解调程序，ARM7芯片进行参数修正和数据解析，实现了数据的发送与处理，最终实现宽频扫描的功能。

本系统DDC采用HSP50214B芯片，A/D转换芯片采用通用芯片LTC2205；放大器采用AD8376可变增益放大器；时钟U3采用AD9522芯片。系统采用专用DDC芯片将中频信号数字下变频至零中频，DDC输出可参数配置选择，支持I、Q输出，支持极坐标输出，适合FPGA芯片结合ARM7芯片实现数字采样。

   参照图2，系统数据流传输流程为：模拟I信号、模拟Q信号分别通过A/D转换芯片和DDC芯片进行信号转换和处理，再经FPGA芯片中的分段STFT模块进行数据整理，N点，N点FFT根据Nyquist采样定理进行运算处理，将数据分别进行门限检测和频谱缓存，再将数据送至ARM模块进行时域、频域进行电平、增益修正和控制命令处理。

    参照图3，ARM主控制器程序包括以下步骤：

步骤一.I/O管脚设置函数、设置IO相关寄存器；

步骤二.从铁电中读取时钟、现场等参数；

步骤三.设置内部晶振；

步骤四.高频头复位操作；

步骤五.判断是否满足循环条件进行循环，如果满足循环条件，从铁电中读取AD值；若满足循环条件，则退出；

步骤六.判断AD值是否大于0x1000，如果AD值大于0x1000，修改增益值；否则采用默认增益值；

步骤七.进行增益设置；

步骤八.扫描次数统计；

步骤九.进行自动增益、手动增益配置； 

步骤十.判断是否符合扫描开始，如果符合扫描开始，延时5ms，设置扫描标志位为1，若符合扫描开始，则扫描标志位为0，然后返回步骤五；

步骤十一.判断是否手动增益，如果是，进行手动增益配置；若不是，则进行自动增益配置；

步骤十二.调用命令组包函数，将参数修正与控制命令信息发送FPGA；

步骤十三.判断报文长度是否满足要求，如果满足要求，调用函数，分解FPGA发送来的报文；若不满足要求，则命令阻塞，返回步骤五，继续接收FPGA报文。