应用于高速表面贴装装置的多模式高速数据采集系统及多模式高速数据采集方法

摘要

应用于高速表面贴装装置的多模式高速数据采集系统及多模式高速数据采集方法，涉及工业运动控制和平面测绘领域。它是为了解决现有的高速表面贴装装置的数据采集系统成本高且不能兼顾实时性和大规模数据传输的问题，也是为了解决现有的数据采集方法采集速度慢且工作模式单一的问题。上位机发出采集指令时，CPLD进行地址解析并确定采集模式和要操作的外设，将采集指令发给微控制器，同时触发微控制器的外部中断，微控制器启用中断服务程序，根据不同的控制指令确定启用上位机主控模式、下位机同步模式还是大规模数据异步模式，电平转换芯片用于实现与上位机的连接。适用于多种上位机控制的运动控制系统和二维度绘图仪等其他高速高精度运动控制系统。

说明书

技术领域

本发明涉及工业运动控制和平面测绘领域。

背景技术

高速表面贴装装置是集运动控制、图像采集等多项技术于一身的复杂设备，对控制、采集等的实现需要较高的性能，最常用的系统总线是PCI总线。目前PCI设备开发采用的方案是PCI接口芯片，或采用Quartus II提供的IP核库。前者占用了宝贵的板卡空间资源，且不利于嵌入式系统的单片集成化；后者将占用大量逻辑单元等资源，用户逻辑数量受到限制，且模块固定几乎不可定制。

目前采用的数据采集系统工作模式单一，很难为多种采集环境提供合适的工作模式，难以兼顾实时性和大规模数据传输，且目前的数据采集系统的核心功能板卡成本普遍较高，且更新升级时亦需要重新进行硬件设计，升级调试难度大，成本高，限制了数据采集系统的应用和发展。且现有的应用于高速表面贴装装置的数据采集方法采集速度慢，工作模式单一，不能满足高速表面贴装装置对采集速度和多模式工作模式的要求。

发明内容

本发明是为了解决现有的高速表面贴装装置的数据采集系统成本高且不能兼顾实时性和大规模数据传输的问题，也是为了解决现有的数据采集方法采集速度慢且工作模式单一的问题。现提供应用于高速表面贴装装置的多模式高速数据采集系统及多模式高速数据采集方法。

应用于高速表面贴装装置的多模式高速数据采集系统，它包括CPLD模块、微控制器、SRAM存储器和电平转换芯片；

所述CPLD模块的电压信号输入输出端连接电平转换芯片的输入输出端；

所述SRAM存储器用于为CPLD模块和微控制器存储和提供SRAM地址和SRAM数据；

所述微控制器的微控制器数据信号输入输出端连接CPLD模块的微控制器数据信号输入输出端；所述微控制器的微控制器地址信号输入端连接CPLD模块的微控制器地址信号输出端；所述微控制器的中断线信号输出端连接CPLD模块的中断线信号输入端。

所述CPLD模块包括：PCI协议解析模块、地址译码器、数据寄存器和数据处理模块；

所述的PCI协议解析模块用于将地址信号存入地址寄存器，还用于实现PCI协议解析模块与数据寄存器的数据信号的交互传递，还能用于接收微控制器的中断线信号；

所述地址译码器对接收的地址信号译码后输出SRAM地址至SRAM存储器存储，同时输出微控制器地址至微控制器；

所述数据寄存器用于实现与数据处理模块的数据信号的传输，并输出该数据信号至数据处理模块，在数据处理模块内等待SRAM存储器信号交互；

所述数据处理模块用于实现数据处理模块与微控制器的微控制器数据信号的相互传输；还能用于将控制线信号输出至微控制器。

所述微控制器采用DSP或单片机实现。

应用于高速表面贴装装置的多模式高速数据采集方法，该方法的具体步骤如下：

上位机通过PCI系统总线发送采集指令，经电平转换芯片转换以后输出电压信号至CPLD模块的PCI协议解析模块；

PCI协议解析模块对所述采集指令进行解析，并发送数据信号至数据寄存器，然后数据寄存器发送采集指令数据信号至数据处理模块，数据处理模块对所述采集指令数据信号进行解析，并确定采集模式和操作的外设，然后向微处理器发送微处理器数据信号；

微处理器启动中断服务程序，并确定启用上位机主控模式、下位机同步模式或大规模数据异步模式；

若是上位机主控模式，微控制器将其采集到的数据发送至CPLD模块；CPLD模块通过数据处理模块将微控制器采集到的数据存至数据寄存器，上位机读取数据寄存器中的数据；

若是下位机同步模式，微控制器启动定时器中断，定时器中断完成后，微控制器将其采集到的数据送至CPLD模块；CPLD模块的数据处理模块将微控制器采集到的数据存至数据寄存器，上位机读取数据寄存器中的数据；

若是大规模数据异步模式，微控制器启动定时器中断，定时器中断完成后，微控制器将其采集到的数据送至SRAM存储器；微控制器发送中断线信号至CPLD模块，CPLD模块通过PCI协议解析模块将中断线信号发送至上位机，上位机启动中断服务程序并读取SRAM存储器中的数据。

本发明适用于多种上位机控制的运动控制系统和二维度绘图仪等其他高速高精度运动控制系统。

本发明所述的应用于高速表面贴装装置的多模式高速数据采集系统及多模式高速数据采集方法，包括CPLD模块、微控制器、SRAM存储器和电平转换芯片，多模式高速数据采集系统的协议解析既能够相对独立，亦能够与板卡功能逻辑高度结合，通过微控制器的软件设计，本发明能够提供多种工作模式，满足了高速表面贴装装置的数据采集系统对硬件实时性、软件实时性和大规模数据可靠传输的要求。本发明的采用的CPLD模块、微控制器、SRAM存储器和电平转换芯片，成本较低，相比现有的高速表面贴装装置的数据采集系统成本降低了20%以上。且本发明所述的多模式高速数据采集方法，采集速度快，相比现有的数据采集方法，采集速度提高了40%以上，且提供了多种工作模式。

附图说明

图1是应用于高速表面贴装装置的多模式高速数据采集系统的电气原理示意图；

图2是应用于高速表面贴装装置的多模式高速数据采集系统的CPLD模块的电气原理示意图；

图3是具体实施方式五所述的微控制器工作过程流程图；

图4是具体实施方式六所述的微控制器工作过程中寄存器中断的外部中断流程图；

图5是具体实施方式七所述的微控制器工作过程中寄存器中断的定时器中断流程图。

具体实施方式

具体实施方式一：参照图1具体说明本实施方式，本实施方式所述的应用于高速表面贴装装置的多模式高速数据采集系统，它包括CPLD模块1、微控制器2、SRAM存储器3和电平转换芯片4；

所述CPLD模块1的电压信号输入输出端连接电平转换芯片4的输入输出端；

所述SRAM存储器3用于为CPLD模块1和微控制器2存储和提供SRAM地址和SRAM数据；

所述微控制器2的微控制器数据信号输入输出端连接CPLD模块1的微控制器数据信号输入输出端；所述微控制器2的微控制器地址信号输入端连接CPLD模块1的微控制器地址信号输出端；所述微控制器2的中断线信号输出端连接CPLD模块1的中断线信号输入端。

具体实施方式二：参照图1和图2具体说明本实施方式，本实施方式是对具体实施方式一所述的应用于高速表面贴装装置的多模式高速数据采集系统作进一步说明，本实施方式中，

所述CPLD模块1包括：PCI协议解析模块1-1、地址译码器1-2、数据寄存器1-3和数据处理模块1-4；

所述的PCI协议解析模块1-1用于将地址信号存入地址寄存器1-2，还用于实现PCI协议解析模块1-1与数据寄存器1-3的数据信号的交互传递，还能用于接收微控制器2的中断线信号；

所述地址译码器1-2对接收的地址信号译码后输出SRAM地址至SRAM存储器3存储，同时输出微控制器地址至微控制器2；

所述数据寄存器1-3用于实现与数据处理模块1-4的数据信号的传输，并输出该数据信号至数据处理模块1-4，在数据处理模块1-4内等待SRAM存储器信号交互；

所述数据处理模块1-4用于实现数据处理模块1-4与微控制器2的微控制器数据信号的相互传输；还能用于将控制线信号输出至微控制器2。

PCI协议解析模块是基于verilog HDL的PCI接口模块，与quartus II的IP核库提供的PCI模块相比，极大地节省了逻辑单元数量和引脚数量，为片内其他功能逻辑的实现提供了宝贵的资源空间，并且能够实现针对设备功能的深度定制，根据设备需求增加或删减相应的功能。

具体实施方式三：本实施方式是对具体实施方式一所述的应用于高速表面贴装装置的多模式高速数据采集系统作进一步说明，本实施方式中，

微控制器2采用DSP或单片机实现。

具体实施方式四：本实施方式所述的应用于高速表面贴装装置的多模式高速数据采集方法，该方法的具体步骤如下：

上位机通过PCI系统总线发送采集指令，经电平转换芯片转换以后输出电压信号至CPLD模块的PCI协议解析模块1-1；

PCI协议解析模块1-1对所述采集指令进行解析，并发送数据信号至数据寄存器1-3，然后数据寄存器1-3发送采集指令数据信号至数据处理模块1-4，数据处理模块1-4对所述采集指令数据信号进行解析，并确定采集模式和操作的外设，然后向微处理器2发送微处理器数据信号；

微处理器2启动中断服务程序，并确定启用上位机主控模式、下位机同步模式或大规模数据异步模式；

若是上位机主控模式，微控制器2将其采集到的数据发送至CPLD模块1；CPLD模块1通过数据处理模块1-4将微控制器采集到的数据存至数据寄存器1-3，上位机读取数据寄存器中的数据；

若是下位机同步模式，微控制器2启动定时器中断，定时器中断完成后，微控制器2将其采集到的数据送至CPLD模块；CPLD模块的数据处理模块将微控制器采集到的数据存至数据寄存器，上位机读取数据寄存器中的数据；

若是大规模数据异步模式，微控制器2启动定时器中断，定时器中断完成后，微控制器2将其采集到的数据送至SRAM存储器；微控制器2发送中断线信号至CPLD模块，CPLD模块通过PCI协议解析模块将中断线信号发送至上位机，上位机启动中断服务程序并读取SRAM存储器中的数据。

上位机读取上位机主控模式的数据、下位机同步模式的数据或大规模数据异步模式的数据以后，上位机将所述三种数据存至本地数据寄存器中。

具体实施方式五：参照图3具体说明本实施方式，本实施方式是为了说明微控制器2的工作过程步骤如下：

步骤B1、初始化GPIO、时间管理器和看门狗；

步骤B2、初始化RAM模块，初始化CPLD内部的寄存器；

步骤B3、设置微控制器寄存器中断，包括定时器中断和外部中断；

步骤B4、设置看门狗，然后执行步骤B5；

步骤B5、等待触发外部中断。

具体实施方式六：参照图3和图4具体说明本实施方式，本实施方式是为了说明微控制器2的工作过程中寄存器中断的外部中断过程，该外部中断过程如下：

步骤A1、进入外部中断；

步骤A2、读取上位机命令，根据上位机指令判断是否进入上位机主控模式，若是，则执行步骤A3，若否，则执行步骤A8；

步骤A3、解析主控端口地址；

步骤A4、打开主控端口使能；

步骤A5、读取主控端口数据；

步骤A6、关闭主控端口；

步骤A7、将微控制器将主控端口数据送至CPLD的数据寄存器，同时触发中断线信号，并结束；

步骤A8、判断是否进入下位机定时同步模式，若是，则执行步骤A9，若否，则执行步骤14；

步骤A9、解析同步端口地址；

步骤A10、设定模式标志；

步骤A11、打开定时器中断，并开始计数；

步骤A12、判断是否完成采集次数，若是，则执行步骤A13，若否，则继续计数，直至完成采集次数，继续执行步骤A19；

步骤A13、关闭定时器并结束；

步骤A14、判断是否进入大数据异步模式，若是，则执行步骤A15，若否，则执行步骤A19；

步骤A15、解析异步端口地址；

步骤A16、设定模式标志；

步骤A17、打开定时器中断，开始计数；

步骤A18、判断是否完成采集次数，若是，则执行步骤A19，若否，则继续计数，直至完成采集次数，继续执行步骤A19；

步骤A19、关闭定时器并结束。

具体实施方式七：参照图3、图4和图5具体说明本实施方式，本实施方式是为了说明微控制器2的工作过程中寄存器中断的定时器中断过程，该定时器中断过程也是具体实施方式五中所述的外部中断过程中步骤A11和步骤A17中的定时器中断的工作过程。

步骤A11和步骤A17中所述的定时器中断的工作过程如下：

步骤一、进入定时器中断，

步骤二、读取模式标志，并判断模式标志类型是否为下位机定时同步模式，若是，则执行步骤三，若不是，则执行步骤七；

步骤三、同步端口使能；

步骤四、读取同步端口数据；

步骤五、关闭同步端口使能；

步骤六、触发PCI中断线信号，并结束；

步骤七、判断模式标志是否为大数据异步模式，若是，则执行步骤八，若不是，则结束；

步骤八、异步端口使能；

步骤九、读取异步端口数据；

步骤十、关闭异步端口使能；

步骤十一、触发PCI中断线信号，并结束。

若是上位机主控模式，微控制器2将上位机主控模式的数据发送至CPLD模块；CPLD模块通过数据处理模块将上位机主控模式的数据存至数据寄存器，上位机读取数据寄存器中的上位机主控模式的数据；

若是下位机同步模式，微控制器2启动定时器中断，定时器中断完成后，微控制器2将下位机同步模式的数据送至CPLD模块；CPLD模块的数据处理模块将下位机同步模式的数据存至数据寄存器，上位机读取数据寄存器中的下位机同步模式的数据；

若是大规模数据异步模式，微控制器2启动定时器中断，定时器中断完成后，微控制器2将下位机同步模式的数据送至SRAM存储器；微控制器2发送中断线信号至CPLD模块，CPLD模块通过PCI协议解析模块将中断线信号发送至上位机，上位机启动中断服务程序并读取SRAM存储器中的数据。

应用于高速表面贴装装置的多模式高速数据采集系统的工作过程：当上位机发出采集指令时，CPLD的功能逻辑进行地址解析，确定采集模式和要操作的外设，将采集指令发给微控制器，同时触发微控制器的外部中断，微控制器启用中断服务程序。根据不同的控制指令确定启用上位机主控模式、下位机同步模式还是大规模数据异步模式。在上位机主控模式下，上位机主动要求下位机进行一次采集，下位机根据地址访问相应的外设端口，将采集到的数据送入数据寄存器，并触发PCI总线中断，上位机启动中断服务程序读取数据。在下位机同步模式和大规模数据异步模式中，微控制器的外部中断服务程序都需要开启定时器，在定时器中断服务程序中，根据控制码判断是下位机同步模式还是大规模数据异步模式，下位机同步模式每次都需要将数据送入数据寄存器并触发PCI中断，大规模数据异步模式则只需每次将数据存入缓存器即可。本发明所述的数据采集系统能够实现多模式数据采集及多模式高速数据采集方法，支持三种工作模式，分别是上位机主控模式、下位机定时同步模式和大规模数据异步模式，能够适应不同的采集条件，可分别实现上位机主控的单次数据采集、下位机同步的定时数据采集和图像数据采集。下位机即指微控制器。

上位机主控模式适用于基于软件需求的一次性数据采集。在该模式下，由上位机主动发起数据采集命令，下位机对选中的外设进行一次数据采样，将采样结果传送至CPLD模块的数据寄存器，上位机读取数据寄存器的内容，将采集到的数据存至本地数据库。

下位机定时同步模式适用于对实时性要求较高的多次数据采集。在该模式下，上位机向下位机下达采集指令后，下位机即进入采集模式，启动定时器，对数据进行定时采样后将数据发送至CPLD模块的数据处理模块和数据寄存器，并通过PCI总线的中断线通知上位机，上位机启动PCI中断服务程序，通过PCI协议解析模块，读取数据寄存器中的数据，将数据存至本地数据库。

大规模数据异步模式适用于大规模数据快速传输且上位机程序对数据的实时性没有特殊要求的场合。如相机等图像、视频设备的数据传输。在该模式下，上位机向下位机下达采集指令后，进程即处于挂起状态，下位机即进入采集模式，对数据进行定时采样后将数据存至SRAM存储器；采集结束后，通过中断线通知上位机；上位机启动中断服务程序，读取SRAM存储器中的内容，存至本地数据库。在大规模异步数据传输模式下，传输速度能达到132MB/s，传输数据正确率达到99.9%以上。表面贴装系统的图像处理部分采用的就是大规模数据异步模式。