用于缩放数模转换器中的切换毛刺的补偿式电流单元

摘要

用于缩放数模转换器中的切换毛刺的补偿式电流单元。公开了一种补偿式电流单元，其包括配置成分别基于第一和第二输入信号来使输入电流在第一和第二输出之间切换的第一和第二开关晶体管；连接到该第一输入信号以提供第一补偿电流的第一补偿晶体管，该第一补偿电流被连接到第二输出；以及连接到该第二输入信号以提供第二补偿电流的第二补偿晶体管，该第二补偿电流被连接到第一输出，该第一和第二补偿晶体管的源极端子连接在一起。在另一方面，基于这些开关晶体管和补偿晶体管之间的尺寸差别来缩放切换毛刺。

说明书

背景

领域

本申请一般涉及RF系统的工作和设计，尤其涉及数模转换器。

背景

数模转换器（DAC）用在各种各样的应用中（诸如用在发射机中），以将 数字数据转换成模拟信号以供传输。一种类型的DAC称为电流导引DAC，且 作用于将数字数据转换成能被用来生成代表该数字数据的模拟电压信号的相 应电流。例如，电流导引DAC基于数字输入来切换其输出处的电流，以使得 毗邻的电流电平相差达与最低有效位（LSB）相对应的量。结果，14位DAC 就能输出最多达16,384个不同的电流电平。

当电流导引DAC改变状态时，产生了会使得该DAC的性能降级的切换 瞬态（或毛刺）。例如，毛刺可能引起电流输出向模拟电压的转变期间的不准 确性。由于切换瞬态是不可避免的，因此希望它们是相同的以使得它们对DAC 性能的影响最小化。

具有相同的切换瞬态的一种途径是设计具有16,383个基于要被转换的数 字代码来选择性地启用的个体电流源的DAC（即，在此示例中是14位DAC）。 尽管该解决方案可确保有相同的毛刺，但是实现这样大量的电流源不是十分高 效。另一替换方案将是设计具有二进制加权电流源的DAC。因此，对于14位 DAC而言，将有14个可个体地控制的电流源，其中一个源与下一个源在权重 上相差2倍。然而，此解决方案的问题在于，可能难以生产准确地满足电流匹 配要求的二进制加权电流源。另外，二进制加权电流源将不能够容易地缩放它 们所产生的毛刺。

因此，希望具有这样的DAC，其允许切换瞬态得到控制以使得这些切换 瞬态以与切换电流相同的方式缩放并因此不使DAC性能降级。

附图简要说明

通过参照以下结合附图考虑的描述，本文中所描述的以上方面将变得更易 于明了，附图中：

图1示出在电流导引DAC中使用的常规的未经补偿电流单元；

图2示出常规的解说在图1中示出的电流单元的工作期间产生的毛刺的图 表；

图3示出示例性的补偿式电流单元；

图4示出包括图3中所示的补偿式电流单元的示例性分段式电流导引 DAC；

图5示出代表图4中所示的DAC的4个最低有效位的四个示例性补偿式 电流单元；

图6示出解说用图3中所示的补偿式电流单元所达成的毛刺减少的示例性 图表；并且

图7示出示例性的补偿式电流单元装置。

详细描述

下面结合附图阐述的详细描述旨在作为对本发明的示例性实施例的描述， 而非旨在代表可在其中实践本发明的仅有实施例。贯穿本描述使用的术语“示 例性”意指“用作示例、实例或解说”，并且不应一定解释成优于或胜于其它 示例性实施例。本详细描述包括具体细节以提供对本发明的示例性实施例的透 彻理解。对于本领域技术人员将显而易见的是，没有这些具体细节也可实践本 发明的示例性实施例。在一些实例中，公知的结构和器件以框图形式示出以免 湮没本文中给出的示例性实施例的新颖性。

图1示出在电流导引DAC中使用的常规的未经补偿电流单元100。该电 流单元100包括连接成从电流源102接收电流（I0）的差分PMOS晶体管对（M1， M1b）。互补的信号输入Y和Yb分别控制晶体管M1和M1b以切换电流（I0） 来产生互补的输出电流ioutm和ioutp。VM和VP代表接收电流ioutm和ioutp 的低阻抗源。电流ioutm和ioutp在该DAC电路中的别处被转换成电压。电容 器C1、C2、C1b和C2b是与器件M1和M1b相关联的寄生电容，并且参与造 成由电流单元100的切换所产生的毛刺。

在工作期间，电流单元100产生切换毛刺，这是响应于差分输入Y和Yb 来切换差分晶体管对的结果。结果产生的毛刺至少具有以下两个来源。

1.时钟馈通

2.电荷注入

时钟馈通是时钟信号（或在本例中是差分输入Y和Yb）电容性耦合到输 出中的结果。在DAC的情形中，每个电流单元的输入Y和Yb将通过与该差 分开关相关联的各寄生电容而耦合到共享输出ioutm和ioutp中。例如，时钟 信号被配置成驱动包括多个电流单元100的DAC来将数字输入转换成电流输 出。电荷注入是与这些晶体管（M1，M1b）相关联的沟道电荷在这些晶体管改 变状态时耦合到输出电流的结果。下面提供切换毛刺是如何产生的更为详细的 描述。

图2示出常规的解说在图1中示出的未经补偿电流单元100的工作期间产 生的毛刺的图表200。例如，图表200示出切换差分对M1和M1b的差分输入 信号Y和Yb的标绘。还示出了因差分对M1和M1b的工作而导致的输出电流 ioutm和ioutp的标绘。

当响应于输入Y和Yb，晶体管M1截止并且晶体管M1b导通时，电流I0 从产生ioutm切换到产生ioutp。在此切换期间，发生毛刺202、204和206， 如在电流ioutm和ioutp的标绘中所示。毛刺202是因来自M1b“导通”电荷 注入的耦合而产生的。毛刺204是在M1截止时产生的，并且毛刺206是在 M1b导通时产生的。这三个毛刺202、204和206将组合而产生单个复合毛刺， 其结果可能导致降级的DAC性能。

公开了一种新颖的补偿式电流单元，其作用于缩放电流导引DAC中的毛 刺。该补偿式电流单元包括两个补偿器件，这两个补偿器件产生用来缩放毛刺 的补偿电流。在一个示例性DAC实现中，该补偿式电流单元被用来转换数字 值的各最低有效位，并且作为其结果，在DAC输出处的切换毛刺能被准确地 缩放。在另一个示例性DAC实现中，该补偿式电流单元被用来转换整个数字 值，并且作为其结果，在DAC输出处的切换毛刺能被显著减少或消除。

图3示出示例性的补偿式电流单元300。例如，该补偿式电流单元300适 合用于缩放、减少或消除电流切换DAC中的切换毛刺。

电流单元300包括电流源302，该电流源302连接成分别向差分PMOS晶 体管对308和310的源极端子304和306提供输入电流I0。晶体管308和310 分别在其栅极端子312和314处被连接到互补输入信号（Z和Zb）。这些输入 信号（Z和Zb）作用于将晶体管308和310切换为导通和截止，以将输入电流 I0切换到漏极端子316和318，藉此分别产生输出电流ioutm和ioutp。

该电流单元300还包括补偿PMOS晶体管320和322。这些补偿晶体管 320和322将各自的源极端子324和326连接在一起。输入信号Z被连接至补 偿晶体管320的栅极端子328，并且输入信号Zb被连接至补偿晶体管322的 栅极端子330。这些输入信号（Z和Zb）作用于将补偿晶体管320和322切换 为导通和截止以分别在漏极端子332和334处产生补偿电流ipc和imc。在一 示例性实施例中，所有器件均以三极管模式工作。

漏极端子316和318分别提供输出电流ioutm和ioutp。补偿电流imc和 ipc分别在端子336和338处被耦合到承载输出电流ioutm和ioutp的信号路径。 在补偿电流imc和ipc与输出电流ioutm和ioutp组合以产生经补偿的输出电流 ioutmc和ioutmp时，提供了毛刺缩放。

这些补偿电流消去（或缩放）在未经补偿的电流单元（例如，图1中所示 的未经补偿的电流单元100）中通常将出现的毛刺的预定部分。对毛刺的缩放 是由电流开关308和310与其相关联的补偿器件322和320之间的尺寸差别所 决定的。例如，电流开关308具有器件尺寸S_SM，并且电流开关310具有器件 尺寸S_SP。另外，补偿器件320具有器件尺寸S_CP，并且补偿器件322具有器件 尺寸S_CM。因此，(S_SM和S_CM)之间以及(S_SP和S_CP)之间在尺寸上的差别决定了 毛刺缩放量。在一个实现中，(S_SM和S_CM)之间在尺寸上的差别与(S_SP和S_CP)之 间在尺寸上的差别相同。然而，在其他实现中，这些尺寸差别可以不相同。

假定开关器件（308，310）和补偿器件（320，322）的沟道长度相同，则 这些尺寸差别是由这些器件之间在沟道宽度（W0）上的差别来决定的。下面 提供如何为毛刺缩放调节电流开关器件与其相关联的补偿器件之间的尺寸差 别的更详细的描述。

图4示出包括图3中所示的补偿式电流单元300的示例性分段式电流导引 DAC400。例如，该补偿式电流单元300被配置成为DAC400的四个最低有效 位（LSB）中的每一者产生经补偿的输出电流。在此示例中，DAC400被配置 成将14位数字值转换成输出电流，该输出电流随后被转换成模拟电压。

在DAC架构中，由各电流单元产生的电流使用各种技术来被缩放。例如， 在常规的14位DAC中，与MSB（最高有效位）电流单元相关联的电流同与 LSB电流单元相关联的电流之比是2¹⁴:1或即16384:1。这样的高比率可能难以 准确实现，因此，在DAC设计中经常使用分段式架构。在此示例性实现中， 使用分段式架构以将由DAC400的各电流单元来切换的最大电流与最小电流 之间的比率设置为256:1。

DAC400具有分段式架构，该分段式架构包括配置成用于（6到63）解码 的第一温度计（thermometer）解码器402。该解码器402被连接至要被转换的 14位值的6个最高有效位（B₈-B₁₃），并且将这些位解码成63个信号，这63 个信号被连接到DAC400的MSB部分中的63个未经补偿的电流单元404。这 63个信号包括被连接到这些未经补偿的电流单元404的输入的差分信号。其中 每个未经补偿的电流单元404切换具有电平(16*I0)的电流。例如，在一个示例 性实现中，其中每个未经补偿的电流单元包括16个并联连接在一起的开关器 件，其中每个器件切换电流电平I0以产生等于(16*I0)的正电流输出（ioutp）， 并包括另16个并联连接在一起的开关器件，其中每个开关器件切换电流电平 I0以产生等于(16*I0)的负输出电流（ioutm）。

DAC400还包括配置成用于(4到15)解码的第二温度计解码器406。该解 码器406被连接至要被转换的14位值的4个中间有效位（B₄-B₇），并且将这 些位解码成15个信号，这15个信号被连接到DAC400的MID（中间）部分 中的15个未经补偿的电流单元408。这15个信号包括被连接到这些未经补偿 的电流单元408的输入的差分信号。每个未经补偿的电流单元408切换具有电 平(I0)的电流。例如，在一个示例性实现中，每个未经补偿的电流单元包括1 个切换电流电平I0以产生正电流输出（ioutp）的开关器件、以及1个切换电 流电平I0以产生负电流输出（ioutm）的开关器件。

该DAC400还包括连接到要被转换的14位值的4个最低有效位（B₀-B₃） 的四个经二进制加权的补偿式电流单元410。例如，其中每个补偿式电流单元 410可以是图3中所示的补偿式电流单元300。位(B₀-B₃)包括连接到这些补偿 式电流单元410的输入的差分输入信号，用以在DAC400的LSB部分中产生 4位经二进制加权的经补偿电流输出。例如，其中每个补偿式电流单元410切 换具有对电流I0进行了不同缩放的电平的电流。

在此示例性实现中，补偿式电流单元L1切换具有经缩放电平(I0/16)的电 流，电流单元L2切换具有经缩放电平(I0/8)的电流，电流单元L3切换具有经 缩放电平(I0/4)的电流，并且电流单元L4切换具有经缩放电平(I0/2)的电流。因 此，该DAC400的MSB部分中的电流单元切换由(I0*16)代表的电流，并且 LSB电流单元切换由(I0/16)代表的电流，这提供了256:1的比率。然而，与最 高有效位（B₁₃）相关联的电流实际上是来自该MSB部分中的32个电流单元 的电流输出的总和，其等于(512*I0)。

在此数模转换期间，这63个MSB单元404输出63个未经补偿的负电流 （IOUTM-MSB1到IOUTM-MSB63）以及63个未经补偿的正电流（IOUTP-MSB1到 IOUTP-MSB63）。15个MID单元408输出15个未经补偿的负电流（IOUTM-MID1 到IOUTM-MID15）以及15个未经补偿的正电流（IOUTP-MID1到IOUTP-MID15）。 4个LSB补偿式电流单元410输出4个经补偿的负电流（IOUTMC0到IOUTMC3） 和4个经补偿的正电流（IOUTPC0到IOUTPC3）。所有这些正电流和负电流分 别被连接至代表低阻抗源的各输出器件414和412。VP和VM中的电流然后 在DAC400中的别处被转换成输出电压VOUTP和VOUTM。由于DAC400 利用补偿式电流单元410来转换数字值的4个最低有效位，因此DAC400作 用于提供经缩放的切换毛刺和改善的性能。

器件尺寸配置

在一示例性实现中，这些MID电流单元408将最小尺寸的PMOS器件用 于其差分电流开关来如上所述地切换输入电流I0。由于该DAC的MSB部分 的各电流单元切换比I0大16倍的电流，因此该DAC的MSB部分中的这些电 流单元（即，电流单元404）各自将并联连接在一起的16个最小尺寸的PMOS 器件用于其电流切换组件。各LSB电流单元中的电流开关不能被缩放到此最 小尺寸的PMOS器件以下，然而，其中每个补偿式电流单元410使用其开关器 件与其补偿器件之间的尺寸差别来缩放与这些LSB单元相关联的切换毛刺。

图5示出在图4中示出的DAC400中使用的4个示例性补偿式电流单元 （L1-L4）。例如，其中每个电流单元（L1-L4）可以是图3中所示的电流单元 300。这些电流单元（L1-L4）代表图4中所示的用来转换14位数字值的4个 最低有效位的LSB二进制加权电流单元410。

这些电流单元（L1-L4）包括尺寸被恰适地配置以提供如本文中描述的毛 刺缩放的开关器件和补偿器件。在一示例性实现中，器件尺寸是根据以下算法 来确定的。

电流缩放因子=[开关器件的尺寸–补偿器件的尺寸]

在一个示例性实现中，假定在DAC400中使用的所有器件具有相同的沟 道长度。因此，在此实现中，器件尺寸配置是通过调整这些开关器件和补偿器 件的沟道宽度（W0）来达成的。例如，将假定所有这些补偿器件的沟道宽度 被设为宽度为1的最小尺寸的PMOS器件。因此，在给定的经缩放输入电流的 情况下，这些开关器件的沟道宽度就可使用上述算法来确定

如以下所描述地，仅确定了p侧开关器件的尺寸，但是假定了m侧开关 器件是相同地配置尺寸的。

对于电流被缩小到(1/16)的补偿式电流单元L1，p侧开关器件宽度为S_SP1， 且其补偿器件宽度为S_CP1。根据上述算法，如果补偿器件宽度S_CP1等于1，则 开关器件宽度S_SP1如下来确定。

(1/16)=0.0625=S_SP1–S_CP1

S_SP1=0.0625+1=1.0625

对于电流被缩小到(1/8)的补偿式电流单元L2，p侧开关器件宽度为S_SP2， 且其补偿器件宽度为S_CP2。根据上述算法，如果补偿器件宽度S_CP2等于1，则 开关器件宽度S_SP2如下来确定。

(1/8)=0.125=S_SP2–S_CP2

S_SP2=0.125+1=1.125

对于电流被缩小到(1/4)的补偿式电流单元L3，p侧开关器件宽度为S_SP3， 且其补偿器件宽度为S_CP3。根据上述算法，如果补偿器件宽度S_CP3等于1，则 开关器件宽度S_SP3如下来确定。

(1/4)=0.25=S_SP3–S_CP3

S_SP3=0.25+1=1.25

对于电流被缩小到(1/2)的补偿式电流单元L4，p侧开关器件宽度为S_SP4， 且其补偿器件宽度为S_CP4。根据上述算法，如果补偿器件宽度S_CP4等于1，则 开关器件宽度S_SP4如下来确定。

(1/2)=0.5=S_SP4–S_CP4

S_SP4=0.5+1=1.5

因此，使用上述算法，就可确定补偿式电流单元的开关器件和补偿器件的 器件尺寸以恰当地缩放切换毛刺。

DAC毛刺减少

在一示例性实现中，补偿式电流单元300可被配置成显著减少或消除整个 DAC的切换毛刺。在此实现中，补偿器件的尺寸被设为等于相应的开关器件 的尺寸。例如，在上述算法中，电流缩放因子被设为0，这指示开关器件和补 偿器件的尺寸是相同的。

在一示例性实现中，DAC可被配置成具有补偿式电流单元以缩放或减少 整个DAC的切换毛刺。在此实现中，该DAC的所有电流单元均以补偿式电流 单元300来实现。这结果导致在整个DAC输出范围上，切换毛刺被减少。

图6示出解说用图3中所示的补偿式电流单元300所达成的毛刺减少的示 例性图表600。例如，图表600在纵轴602上示出电压（以伏特计），并在横 轴604上示出时间（以纳秒计）。为了生成图表600中所示的电压波形，未经 补偿的电流单元（即，图1中所示的单元100）被切换并且未经补偿的电流输 出（ioutp，ioutm）被转换成图表600上所示的电压波形606和608。接下来， 补偿式电流单元（即，图3中的单元300）被切换并且经补偿的电流输出（ioutpc 和ioutmc）被转换成图表600上所示的电压波形610和612。在向电压转换时， 一个LSB等效于一伏。

如在图表600中所可见的，与补偿式电流单元相关联的经缩放毛刺（610， 612）比与未经补偿的电流单元相关联的毛刺（606，608）小得多。例如，在 未经补偿的电流单元中，毛刺失配引入±2伏=2LSB的误差。在补偿式电流 单元中，该误差被减小到±0.16伏=0.16LSB的误差。

图7示出示例性的补偿式电流单元装置700。装置700适于用作图3中所 示的补偿式电流单元300。在一方面，装置700由一个或多个被配置提供如本 文中所述功能的模块来实现。例如，在一方面，每个模块包括分立的组件、硬 件模块、和/或执行软件的硬件。

该装置700包括第一模块，该第一模块包括用于基于第一输入信号来将输 入电流切换到第一输出的第一装置（702），其在一方面中包括器件308。

该装置700包括第二模块，该第二模块包括用于基于第二输入信号来将该 输入电流切换到第二输出的第二装置（704），其在一方面中包括器件310。

该装置700还包括第三模块，该第三模块包括用于响应于第一输入信号来 生成第一补偿电流的第一装置（706），该第一补偿电流被耦合到第二输出， 该第一装置（706）在一方面中包括器件320。

该装置700还包括第四模块，该第四模块包括用于响应于第二输入信号来 生成第二补偿电流的第二装置（708），该第二补偿电流被耦合到第一输出， 该用于生成的第二装置被连接到该用于生成的第一装置，该用于生成的第二装 置在一方面中包括器件322。

本领域技术人员将理解，信息和信号可使用各种不同技术和技艺中的任何 一种来表示或处理。例如，以上描述通篇引述的数据、指令、命令、信息、信 号、位（比特）、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光 场或光学粒子、或其任何组合来表示。还应注意晶体管的类型和技术可被替换、 重新安排或以其他方式修改以达成相同的结果。例如，可以把示为利用PMOS 晶体管的电路修改为使用NMOS晶体管，反之亦然。由此，本文中所公开的 电路可以使用各种晶体管类型和技术来实现，并且不被限定于附图中所解说的 那些晶体管类型和技术。

本领域技术人员将进一步领会，结合本文中所公开的实施例来描述的各种 解说性逻辑框、模块、电路、和算法步骤可实现为电子硬件、计算机软件、或 这两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、 框、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功 能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。 技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现 决策不应被解读为致使脱离本发明的示例性实施例的范围。

结合本文所公开的实施例描述的各种解说性逻辑块、模块、和电路可用通 用处理器、数字信号处理器（DSP）、专用集成电路（ASIC）、现场可编程门 阵列（FPGA）或其他可编程逻辑器件、分立门或晶体管逻辑、分立硬件组件、 或其设计成执行本文所描述的功能的任何组合来实现或执行。通用处理器可以 是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、 微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与 微处理器的组合、多个微处理器、与DSP核心协作的一个或多个微处理器、 或任何其他此类配置。

结合本文中公开的实施例描述的方法或算法的步骤可直接在硬件中、在由 处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在随机 存取存储器（RAM）、闪存、只读存储器（ROM）、电可编程ROM（EPROM）、 电可擦式可编程ROM（EEPROM）、寄存器、硬盘、可移动盘、CD-ROM或 本领域中所公知的任何其他形式的存储介质中。示例性存储介质耦合到处理器 以使得该处理器能从该存储介质读取信息以及向该存储介质写入信息。替换 地，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC 可驻留在用户终端中。替换地，处理器和存储介质可作为分立组件驻留在用户 终端中。

在一个或多个示例性实施例中，所描述的功能可在硬件、软件、固件或其 任何组合中实现。如果在软件中实现，则各功能可以作为一条或多条指令或代 码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括非瞬态计算 机存储介质和通信介质两者，其包括促成计算机程序从一地到另一地的转移的 任何介质。非瞬态存储介质可以是能被计算机访问的任何可用介质。作为示例 而非限定，这样的计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM 或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来携带或存储指令或 数据结构形式的期望程序代码且能被计算机访问的任何其他介质。任何连接也 被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、 双绞线、数字订户线（DSL）、或诸如红外、无线电、以及微波之类的无线技 术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、 双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介 质的定义之中。如本文中所使用的盘（disk）和碟（disc）包括压缩碟（CD）、 激光碟、光碟、数字多用碟（DVD）、软盘和蓝光碟，其中盘（disk）往往以 磁的方式再现数据，而碟（disc）用激光以光学方式再现数据。上述的组合也 应被包括在计算机可读介质的范围内。

提供了对所公开的示例性实施例的描述是为了使得本领域任何技术人员 皆能够制作或使用本发明。对这些示例性实施例的各种修改对于本领域技术人 员将是显而易见的，并且本文中定义的普适原理可被应用于其他实施例而不会 脱离本发明的精神或范围。因此，本发明并非意在被限定于本文中所示出的示 例性实施例，而是应当被授予与本文中所公开的原理和新颖性特征相一致的最 广义的范围。