电流模式DC/DC转换器用低功耗电流检测电路

摘要

本发明公开了一种电流模式DC/DC转换器用低功耗电流检测电路，包括由电感L、PMOS晶体管P1、电阻R、电容C组成的电源支路和由电流源Ib、PNP晶体管B1、PNP晶体管B2、PNP晶体管B5、PNP晶体管B6、NMOS管N1、NMOS管N2、NMOS管N5、电阻Rsense组成的电流检测支路，所述的电容C和电阻R并联，并联后的一端接地，另一端与所述的PMOS管P1的源端相连，所述的PMOS管P1的漏端与所述的电感L的一端相连，所述的电感L的另一端与输入Vin相连，所述PMOS管P1的漏端的输出电流为I

说明书

技术领域

本发明涉及一种电流模式DC/DC转换器用低功耗电流检测电 路。

背景技术

电池供电的便携式电子产品不断向低电压、低功耗、大电流方向 发展，对开关电源芯片的低功耗要求更加苛刻，芯片的功耗在很大程 度上决定电池的使用寿命，因此有必要降低开关电源中各个功能模块 的功耗，以提高便携式设备的待机时间。

电流检测电路是开关电源中最重要的功能模块之一，它能实时检 测负载开路，短路及过流状态，从而实现芯片保护和功耗节省，设计 具有低功耗的电流检测电路，能降低整个控制环路的功耗，降低芯片 的静态功耗，从而提高电池的使用寿命，目前存在许多电流检测技术， 包括利用串联电阻、功率管的导通电阻、并联检测管以及对电感的电 流积分等方法检测，但是这些方法存在功耗较大、精度较低，难于控 制等特点

发明内容

为了克服现有的电流检测电路结构复杂、元器件数目较多、功 耗较大等的不足，本发明提供一种电路结构简单的电流模式DC/DC转 换器用低功耗电流检测电路。

本发明采用的技术方案是：

电流模式DC/DC转换器用低功耗电流检测电路，其特征在于： 包括由电感L、PMOS晶体管P1、电阻R、电容C组成的电源支路 和由电流源Ib、PNP晶体管B1、PNP晶体管B2、PNP晶体管B5、 PNP晶体管B6、NMOS管N1、NMOS管N2、NMOS管N5、电阻 Rsense组成的电流检测支路，

所述的电容C和电阻R并联，并联后的一端接地，另一端与所 述的PMOS管P1的源端相连，所述的PMOS管P1的漏端与所述的 电感L的一端相连，所述的电感L的另一端与输入Vin相连，所述 PMOS管P1的漏端的输出电流为I_L；

所述的电流源Ib的一端接地，另一端与所述的PNP晶体管B1 的集电极相连，所述的PNP晶体管B1的基极与所述的PNP晶体管 B2的基极相连，所述的PNP晶体管B1、B2的发射极并联，且并联 后与所述的输入Vin相连，所述的PNP晶体管B2的集电极与所述 NMOS管N1的漏端相连，所述的NMOS管N1的源端与所述的NMOS 管N2的漏端相连，所述的NMOS管N2的源端接地，所述的NMOS 管N1、N2和N5的栅极相连，并与控制电压V_Q相连，所述的NMOS 管N5的源端接地，所述的NMOS管N5的漏端与所述的PNP晶体 管B5的集电极相连，所述的PNP晶体管B5和B6的基极相连，所 述的PNP晶体管B5和B6的发射极并联，且并联后与所述的输入Vin 相连，所述的PNP晶体管B6的集电极与所述的电阻Rsense的一端 相连，所述的电阻Rsense的另一端接地，所述的电阻Rsense流过电 流为Isense，所述的电阻Rsense未接地的一端的输出电压为Vsense。

进一步，所述的电流检测电路还包括电压跟随电路，所述的电压 跟随电路包括PNP晶体管B3、PNP晶体管B4、NPN晶体管B7、NPN 晶体管B8和NMOS管N3、NMOS管N4，所述的PNP晶体管B2、 B3、B4的基极相连，所述的PNP晶体管B3、B4的发射极并联，且 并联后与所述的输入Vin相连；所述的NPN晶体管B7的基极与集电 极相连，所述的NPN晶体管B7的集电极与所述的PNP晶体管B3 的集电极相连，所述的NPN晶体管B7的发射极与所述的NMOS管 N3的漏端相连；所述的NMOS管N3的漏端与所述的NMOS管N1 的漏端相连，且端点电压为V_A；所述的NMOS管N3的栅极与所述 的NMOS管N4的栅极相连，并与控制电压相连；所述的NMOS 管N3、N4的源端并联，且接地；所述的NMOS管N4的漏端与所述 的NPN晶体管B8的发射极相连，所述的NPN晶体管B8的发射极 与所述的NMOS管N5的漏端相连，且端点电压为V_B；所述的NPN 晶体管B8的基极与所述的NPN晶体管B7的基极相连，所述的NPN 晶体管B8集电极分别与所述的PNP晶体管B5的基极、所述的PNP 晶体管B4的集电极相连。

进一步，所述的NMOS管N2是功率MOS管，所述的NMOS 管N5是传感MOS管，所述的NMOS管N2的宽长比是所述的NMOS 管N5的500～2000倍。

本发明的技术构思为：利用电流镜结构来准确检测电流模式开关 电源的输出电流，采用PNP和NPN晶体管构成的电压跟随电路来保 证功率MOS管和检测MOS管的源漏电压相等，无需复杂的运放反 馈电路（如图1所示），降低电流检测电路功耗和提高工作速度。电 流检测电路主要由NMOS管N1，N2，NMOS管N5，PNP晶体管 B1、B2、B5、B6和电阻Rsense组成。NMOS管N2为功率MOS管， 流经电源输出大电流I_L，NMOS管N5为传感MOS管，NMOS管N2 和NMOS管N5栅相连，构成镜像电流源结构，功率管N2的宽长比 是传感管N5的K倍（K=500～2000），则流经传感管N5的为小电流 Isense，该电流通过PNP晶体管B5、B6的镜像结构输出，则电阻Rsense 上的电压降Vsense反映了检测得到的传感电流的大小，根据Vsense 输出电压的大小来判断开关电源输出电流是否有短路或过流等情况。

为了获得准确的镜像传感电流，功率管N2和传感管N5的源漏 电压必须相等，否则会有较大的误差。在功率管N2和传感管N5的 漏端和负载PNP晶体管B3、B4之间加了由NPN晶体管B7、B8组 成的电压跟随电路，确保端点电压V_A=V_B。该电压跟随电路结构简单， 不需要采用复杂的运放反馈回路，可以极大的降低整体电流检测电路 的功耗。

另外电流检测电路是采用周期性控制的，通过PMOS管P1、 NMOS管N1、N3和N4实现：

1、当控制电压V_Q为高电平时，PMOS管P1截止，NMOS管 N1导通，NMOS管N3和N4截止，电路工作在电源电流检测状态。

2、当控制电压V_Q为低电平时，PMOS管P1导通，NMOS管 N1截止，NMOS管N3和N4导通，电流检测电路与电源电路断开。

本发明的有益效果体现在：电路结构简单，利用了三极晶体管的 低导通电阻和MOS晶体管的快速开关控制，不需要采用运放反馈结 构来保证传感MOS管对功率MOS管的精密复制；可以在导通和断 开两种工作状态下工作；降低了开关电源控制环路的静态功耗，提高 电池的使用寿命。

附图说明

图1是低功耗电流检测电路。

图2是电流检测电路导通工作原理图。

图3是电流检测电路断开工作原理图。

具体实施方式

参照图1，电流模式DC/DC转换器用低功耗电流检测电路，其 特征在于：包括由电感L、PMOS晶体管P1、电阻R、电容C组成 的电源支路和由电流源Ib、PNP晶体管B1、PNP晶体管B2、PNP 晶体管B5、PNP晶体管B6、NMOS管N1、NMOS管N2、NMOS 管N5、电阻Rsense组成的电流检测支路，

所述的电容C和电阻R并联，并联后的一端接地，另一端与所 述的PMOS管P1的源端相连，所述的PMOS管P1的漏端与所述的 电感L的一端相连，所述的电感L的另一端与输入Vin相连，所述 PMOS管P1的漏端的输出电流为I_L；

所述的电流源Ib的一端接地，另一端与所述的PNP晶体管B1 的集电极相连，所述的PNP晶体管B1的基极与所述的PNP晶体管 B2的基极相连，所述的PNP晶体管B1、B2的发射极并联，且并联 后与所述的输入Vin相连，所述的PNP晶体管B2的集电极与所述 NMOS管N1的漏端相连，所述的NMOS管N1的源端与所述的NMOS 管N2的漏端相连，所述的NMOS管N2的源端接地，所述的NMOS 管N1、N2和N5的栅极相连，并与控制电压V_Q相连，所述的NMOS 管N5的源端接地，所述的NMOS管N5的漏端与所述的PNP晶体 管B5的集电极相连，所述的PNP晶体管B5和B6的基极相连，所 述的PNP晶体管B5和B6的发射极并联，且并联后与所述的输入Vin 相连，所述的PNP晶体管B6的集电极与所述的电阻Rsense的一端 相连，所述的电阻Rsense的另一端接地，所述的电阻Rsense流过电 流为Isense，所述的电阻Rsense未接地的一端的输出电压为Vsense。

进一步，所述的电流检测电路还包括电压跟随电路，所述的电压 跟随电路包括PNP晶体管B3、PNP晶体管B4、NPN晶体管B7、NPN 晶体管B8和NMOS管N3、NMOS管N4，所述的PNP晶体管B2、 B3、B4的基极相连，所述的PNP晶体管B3、B4的发射极并联，且 并联后与所述的输入Vin相连；所述的NPN晶体管B7的基极与集电 极相连，所述的NPN晶体管B7的集电极与所述的PNP晶体管B3 的集电极相连，所述的NPN晶体管B7的发射极与所述的NMOS管 N3的漏端相连；所述的NMOS管N3的漏端与所述的NMOS管N1 的漏端相连，且端点电压为V_A；所述的NMOS管N3的栅极与所述 的NMOS管N4的栅极相连，并与控制电压相连；所述的NMOS 管N3、N4的源端并联，且接地；所述的NMOS管N4的漏端与所述 的NPN晶体管B8的发射极相连，所述的NPN晶体管B8的发射极 与所述的NMOS管N5的漏端相连，且端点电压为V_B；所述的NPN 晶体管B8的基极与所述的NPN晶体管B7的基极相连，所述的NPN 晶体管B8集电极分别与所述的PNP晶体管B5的基极、所述的PNP 晶体管B4的集电极相连。

进一步，所述的NMOS管N2是功率MOS管，所述的NMOS 管N5是传感MOS管，所述的NMOS管N2的宽长比是所述的NMOS 管N5的500～2000倍。

图2所示为电流检测电路导通工作原理图。当需要检测开关电源 的输出电流状态时，控制电压V_Q设置成高电平，此时PMOS管P1 截止，NMOS管N3、N4截止，NMOS管N1导通，开关电源输出电 流I_L流入功率管N2中，由PNP晶体管B3、B4和NPN晶体管B7、 B8构成的电压跟随器保证了端点电压V_A=V_B，此处所述NMOS管 N1是一个开关控制MOS管，流过小电流Ib，其导通电阻相对于所 述功率管N2很小，所述NMOS管N1上的源漏电压降可忽略，因此 可认为所述功率管N2和传感管N5的源漏电压相等，流过所述传感 管N5的源漏电流是所述开关电源输出电流I_L的精确复制，所述传感 电流经过PNP晶体管B5、B6形成的电流镜结构传送到输出端，形 成Isense，则电阻Rsense上的压降Vsense大小代表了开关电流I_L的 大小。

图3所示为实施例1电流检测电路断开工作原理图。当控制电压 V_Q设置成低电平时，PMOS管P1导通，NMOS管N1、N2、N5截 止，开关电源电流输出供电，与电流检测电路断开，此时电流检测电 路中各支路的工作电流由电流源Ib提供，电阻Rsense上输出的电压 降为Vsense=Ib*Rsense，由于电流源Ib很小，电流检测电路与开关 电源断开后消耗的静态电流很小。

本说明书实施例所述的内容仅仅是对发明构思的实现形式的列 举，本发明的保护范围不应当被视为仅限于实施例所陈述的具体形 式，本发明的保护范围也及于本领域技术人员根据本发明构思所能够 想到的等同技术手段。