开关电路、开关系统、控制器电路以及电功率转换装置

摘要

本发明提供了用于功率变换应用的开关电路、开关系统、控制器电路以及电功率转换装置的新设计。用于功率变换应用的开关电路，所述开关电路包括第一基于硅的双极型开关装置和包括宽带隙半导体的第二开关装置，所述第一和第二开关装置是并联连接的。将主硅双极型开关并联连接于由宽带隙材料形成的缓冲开关（snubber switch）。在主硅开关的接通和/或关闭期间启动缓冲开关以便最大限度地减少开关损耗和分路安全操作区域限制。

说明书

技术领域

本发明涉及功率器件、开关电路和控制器电路的领域，尤其用于高功率高电压应用。功率器件可以在至少上达至600伏特的阻断电压下操作并在接通状态下具有至少大约10安培（10A）的额定值。尤其是，本发明涉及在高电压高功率开关（和二极管）中通态和开关损耗的最小化。 

背景技术

由于电导率调制，基于硅的双极型功率开关装置如绝缘栅双极型晶体管（IGBT）、双极型结型晶体管（BJT）或晶闸管状门极关断晶闸管（GTO）或金属-氧化物-半导体（金氧半导体，MOS）控制晶闸管（MCT）具有高阻断电压和低直流电流（DC）功率损耗。对于高电压高功率转换电路，硅（Si）双极型器件通常是优选技术，其需要具有大约600V或更高阻断电压的功率开关。 

然而，Si双极型功率器件的开关损耗相对较高。由于在高电压条件下发生提取存储的少数载流子电荷，Si双极型器件的关闭损耗较高。由于在接通以后用少数载流子充满整个装置厚度所需要的时间，接通损耗也可以是显著的。另外，在这样的器件（装置）中，在高电场的条件下，由于雪崩倍增，高密度载流子等离子体经常是不稳定的。 

通常，在硅双极型器件中防止过度的开关损耗，以及避免由于同时高电流高电压操作导致出现不稳定将是有利的。 

因此，需要提供固态器件和电路、以及其控制器电路的新设计，其将减轻或至少缓和一些上述缺点。 

发明内容

本发明的一个目的是减轻至少一些现有技术的上述缺点并提供相对于现有技术（高电压）的基于硅的开关电路和装置（器件）的改善的替代方案。 

尤其是，本发明的至少一些实施方式的一个目的是在高功率高电压硅双极型开关装置中降低开关损耗。 

本发明的至少一些实施方式的另一个目的是防止由于同时高电流高电压操作导致的硅双极型器件的不稳定。 

可以借助于如在本发明实施方式中定义的开关电路和控制器电路来至少部分地实现本发明的这些和其它目的。以及在本发明中定义的优选实施方式实现本发明的其它目的。 

根据本发明的第一方面，提供了开关电路。开关电路包括第一基于硅的开关装置（在下文中也称为主开关或操作开关装置）和第二开关装置（在下文中也称为缓冲器（snubber）或缓冲开关（snubber switch）），其包括宽带隙半导体材料（如碳化硅或第三族氮化物，如将在下文进一步描述的）。第一开关装置和第二开关装置是并联连接的。本发明的本实施方式是有利的：它在基于硅的开关装置如在硅（Si）双极型开关中提供了克服高开关损耗和载流子等离子体不稳定性的方式。开关电路或装置包括并联连接的并且可以称作复合开关的第一开关装置和第二开关装置。 

第一开关装置可以称为主硅双极型开关，而第二开关装置可以是快速（相对于第一开关装置的开关速度）缓冲开关，例如包括碳化硅。至少在 主开关的关闭期间，可以启动（即接通）缓冲开关以便使主双极型开关的高集电极电位钳位于低值。 

如将在下文进一步说明的，还可以在主开关的接通期间启动缓冲开关。 

借助于第二开关装置（缓冲开关），以及尤其是它的缓冲效果，在来自例如高压电源的高电流转换中在接通和关闭期间，产生的开关电路变得较少受到来自例如峰值功率耗散的损坏，虽然第一开关装置可能会受到来自上述峰值功率耗散的损坏。 

按照一种结构，第一开关装置（或主Si双极型开关）的输出端电连接于第二开关装置（或缓冲开关）的输出端，并且第一开关装置（或主Si双极型开关）的输入端电连接于第二开关装置（或缓冲开关）的输入端。使用这些输出端和输入端用于向第一和第二开关装置施加操作电压以便实现开关电路的开关操作。换句话说，第一开关装置的主电流通路并联连接于第二开关装置的主电流通路。 

关于用于缓冲开关的宽带隙半导体材料，利用宽带隙（WBG）半导体材料如SiC或第三族氮化物，可以实现比借助于硅双极型器件可获得的快得多的高电压转换。此类材料具有的带隙宽于Si的带隙并且由于例如它们的极高击穿场，对于碳化硅和第三族氮化物其大约10倍高于在硅中的击穿场，从而呈现出相对于硅的显著优点。 

优选地，根据本发明的开关电路，配置开关电路以用于高功率高电压开关应用。 

优选地，根据本发明的开关电路，其中，第一开关装置是硅双极结型晶体管并且第二开关装置包括以下至少一种：SiC双极结型晶体管、SiC结型场效应晶体管、SiC金属半导体场效应晶体管、SiC金属-氧化物-半导 体场效应晶体管、SiC绝缘栅双极型晶体管和基于GaN的异质结场效应晶体管。 

优选地，根据本发明的开关电路，其中，第二开关装置包括级联电路，级联电路包括宽带隙场效应晶体管，优选通常是接通的，和低电压硅MOSFET，优选通常关闭的。 

优选地，根据本发明的开关电路，其中，低电压硅MOSFET具有由齐纳二极管钳位的源极端子和漏极端子。 

优选地，根据本发明的开关电路，其中，在第一芯片中实现第一开关装置以及在第二芯片中实现第二开关装置，芯片被设置为在包装中的混合组件。 

优选地，根据本发明的开关电路，进一步包括反并联整流二极管。 

两种类型的WBG半导体材料被设想用于制作根据本发明的实施方式的高电压高功率器件。WBG半导体材料的第一组的代表是六角多型体（结晶改性）的碳化硅，SiC。在那些多型体中，4H SiC多型体被优选用于制造高功率高电压开关电路，因为它呈现高电子迁移率和高击穿场的最有利组合。用于功率器件应用的WBG半导体材料的第二组的代表是氮化镓（GaN），以及它与氮化铝（AlN）的合金、与氮化铟（InN）的合金、或与AlN和InN的合金。基于GaN的合金还将称作AlGaInN。 

在下文中，由于它们的用于高电压高功率器件应用的有利的性能和/或可用的晶体尺寸和质量，例如将4H-SiC和AlGaInN设想为WBG材料。将可以理解的是，可以设想为高电压高功率器件应用提供相同优点的其它WBG半导体材料。 

宽带隙半导体材料的耐压区可以是10倍薄于（或对于横向器件设计，短于）硅中的耐压区。另外，在宽带隙材料器件中的耐压区的多数载流子 电荷可以大约10倍高于在硅中的耐压区的多数载流子电荷。因此，耐压层的电导可以是100倍高于具有相同面积的多数载流子硅器件和相同电压额定值的多数载流子硅器件的电导。 

虽然，使用WBG开关技术可获得的最大功率水平低于硅，这是因为可用的芯片远小于硅的可用的芯片，尤其是因为在大面积器件中在WBG材料中的缺陷密度（例如“致命缺陷”）是过高的，所以利用WBG材料在功率开关装置中可以实现非常高的开关速度。对于碳化硅，可以实现对于双极结型晶体管（BJT）、对于垂直MOSFET、和对于垂直JFET的快速高功率开关。功率AlGaInN器件可以基于横向型异质结FET设计的不同变型。在本申请中，高电压应用的下限可以定义为大约1000伏特。 

在本发明的实施方式中，可以选择缓冲开关的芯片尺寸和电流额定值以维持相同的通态电流，由于在脉冲操作条件下主开关的额定电流为缓冲开关提供的通态电压降大约是在所述主开关的额定电流下主开关的通态电压降的1.5至10倍。 

按照本发明的第二方面，提供了控制器电路。控制器电路可连接于如按照本发明的第一方面所定义的或如在下文描述的任何实施方式中所定义的开关电路。配置控制器电路以在主开关（即第一开关装置）的接通和/或关闭期间启动第二开关装置。 

控制器电路可以包括在相同芯片内或作为独立的（standalone）电路元件的驱动级。 

在低端电压的条件下，可以继续进行主开关的接通和关闭，这是因为在对应于接通和关闭时间的瞬态期间，可以由通态缓冲开关来钳位端偏压。由于耗散功率是电流与电压的积，在主开关中的开关损耗减少（并且优选地最小化）。由于WBG开关所固有的快速接通和关闭，缓冲开关的开关损耗可以较低。 

仅在复合开关的（小）部分的总接通时间期间内可以操作缓冲开关。缓冲开关的脉冲操作会减轻WBG器件所固有的热限制。可以选择在WBG缓冲器中的电流密度以远高于在开关模式功率转换器中可用于WBG开关的独立操作的电流密度。 

优选地，根据本发明的控制器电路，其中，配置控制器电路以在第一开关装置的关闭期间启动第二开关装置至少一段时间，所述至少一段时间对应于在第一开关装置中少数载流子的寿命的一倍至数倍。 

优选地，根据本发明的控制器电路，其中，配置控制器电路以在接通第一开关装置以后启动第二开关装置一段时间，所述一段时间持续第一开关装置的接通期的至少四分之一，以及优选等于第一开关装置的接通期。 

优选地，根据本发明的控制器电路，配置所述控制器电路以随着第一开关装置的结温的增加而增加第二开关装置的接通期的持续时间。按照本发明的实施方式的复合开关，具有相对于独立双极型硅和WBG组件的若干优点。例如，因为可以在接近零电压的条件下发生接通，而可以在接近零电流条件下发生关闭，减少了基于硅的主功率开关的开关损耗。 

本发明的实施方式是有利的，由于高密度载流子等离子体不再暴露于高电场，所以放松了在硅开关的安全操作区（SOA）上的常规限制。因此，可以优化或至少改善双极型开关设计，用于实现低通态电阻，否则由于可能的SOA限制，其将是不可接受的。因此还可以减少主开关的通态DC损耗。 

另外，在WBG缓冲开关中可获得的电流水平高于将相同WBG开关用作独立的开关装置可获得的电流。此较高电流导致WBG缓冲开关的通态电压的增加。然而，缓冲开关的总通态时间可以远短于主开关的通态时间；因而，在缓冲器处增加的电压降并不显著影响总能量损失。 

在另一方面，和仅使用WBG功率开关的常规功率转换器设计所需要的芯片尺寸相比，复合开关的WBG组件可以使用小得多的芯片尺寸。除由于减小了WBG组件的尺寸的经济方面的改善以外，在建造由于有限的芯片尺寸导致借助于现有的WBG技术不可获得的高功率电力转换系统方面本发明的实施方式是有利的。 

对于控制开关电路的组件或器件，控制器电路可以装备有至少一个传感探头。例如，可以提供电流传感器以便及时检测在负载中的短路状况。按照一个实施方式，主开关可以是硅BJT或硅绝缘栅双极型晶体管（IGBT）。 

按照另一个实施方式，缓冲开关可以包括以下至少一种：SiC双极结型晶体管（BJT）、SiC结型场效应晶体管（JFET）、SiC金属半导体场效应晶体管（MESFET）、SiC金属-氧化物-半导体场效应晶体管（MOSFET）和SiC绝缘栅双极型晶体管（IGBT）。 

按照另一个实施方式，缓冲开关可以是AlGaInN异质结场效应晶体管，其还可以称作基于GaN的异质结场效应晶体管（因为在晶体管中采用的AlGaInN组成具有GaN作为二元或三元合金的主要成分）。 

按照一个实施方式，缓冲开关可以包括级联电路，级联电路包括（通常接通的）WBG场效应晶体管和第二（低电压）（通常关闭的）基于硅的组件。尤其是，第二组件可以是低电压通常关闭的MOSFET。通常关闭组件的串联可以提供另外的安全特点，其在高功率应用中是有利的。 

按照一个实施方式，低电压硅MOSFET可以具有源极端子和由齐纳二极管钳位的漏极端子。 

按照一个实施方式，可以在第一芯片中实现第一开关装置并且可以在第二芯片中实现第二开关装置，其中芯片被设置为在包装中的混合组件。 换句话说，可以提供混合封装组件，包括具有缓冲开关的芯片和具有主开关的芯片，上述两个芯片作为混合组件并联连接。可以提供具有用于连接开关的阳极和阴极的两个引线，以及用于控制电极的两个引线的包装。在这种情况下，控制电极是代表栅极（如果开关是电压控制的）或代表基极（如果开关是BJT）的通用名。 

按照一个实施方式，可以提供包括具有缓冲开关的芯片和具有主开关的芯片的混合元件，其中上述两个芯片是并联连接的。另外，混合元件可以包括反并联的整流二极管。反并联二极管连接是指并联电路连接，但是通态二极管电流的方向与开关通态电流的方向相反。可以在单个物理包装中包装三个器件（第一开关装置、第二开关装置和反并联二极管）作为混合组件。包装可以提供有用于连接开关的阳极和阴极的两个引线、以及用于连接控制电极两个引线。 

按照一个实施方式，提供了包括至少两个如在任何一个前述实施方式中定义的开关装置的开关系统。例如，可以在一个模块中共同包装6个相同电路作为混合组件。每个开关电路可以包括并联连接的主硅双极型开关和缓冲开关，以及可选地反并联连接的整流二极管，如在前述实施方式中定义的。包装可以提供有用于连接开关的阳极和阴极的引线、以及用于连接6个电路的每一个的控制电极的引线。 

更具体地参照如在本发明的第二方面中定义的控制器电路，按照一个实施方式，可以配置控制器电路以至少在对应于在第一开关装置中少数载流子的寿命一倍至数倍的一段时间的期间启动第二开关装置。 

按照一个实施方式，可以配置控制器电路以在第一开关装置的接通以后启动第二开关装置持续第一开关装置的接通期的至少四分之一，以及优选等于第一开关装置的接通期的一段时间。本实施方式是有利的，因为可以配置控制器电路以在第一开关装置中注入载流子所需要的时间期间启动第二开关装置，从而避免第一开关装置的通态电压的过冲。 

按照一个实施方式，可以配置控制器电路以随着第一开关装置的结温的增加而增加第二开关装置的接通期的持续时间。 

将可以理解的是，控制器电路可以有利地配置以检测任何开关装置的过度正向电压降的情况。可以在开关电路和控制器电路之间提供反馈回路。按照又一方面，提供了开关模式电功率转换装置。开关模式电功率转换装置包括如在任何一个前述实施方式中所定义的开关电路或开关系统以及如在任何一个前述实施方式中所定义的控制器电路。 

依据以下详细披露内容、附图和所附权利要求，本发明的另外的目的、特点、和优点将变得显而易见的。另外，将可以理解的是，可以组合本发明的不同特点以产生不同于下文描述的那些实施方式的实施方式。 

附图说明

通过本发明的优选实施方式的以下说明性的和非限制性的详细描述，并参照附图，将更好地理解本发明的上述、以及另外的目的、特点和优点，其中： 

图1示出了按照一个实施方式的开关电路的示意图； 

图2示出了按照本发明的一个实施方式的开关电路的接通和关闭顺序； 

图3是示出按照本发明的一个实施方式作为时间的函数的在开关电路中存储的少数载流子电荷的水平的曲线图； 

图4示出代表复合开关设计的电路，复合开关包括按照一个实施方式的缓冲开关的级联连接；以及 

图5示出按照一个实施方式的包括提供有反并联整流二极管的复合开关的电路。 

所有附图均是示意性的，不必按规定比例，并且通常仅示出用来阐明本发明的必要部分，其中可以省略或只是提示其它部分。 

具体实施方式

参照图1，示出了按照示例性实施方式的开关电路的示意图。 

图1示出包括作为主开关的第一开关装置110和作为缓冲开关（缓冲器）的第二开关装置120的开关电路100。在本实施例中，缓冲开关120是快速开关，其可以是SiC BJT。然而，缓冲开关120还可以是JFET、MESFET、MOSFET、或IGBT，优选包含SiC以致缓冲开关的转换是非常快速的。确实，SiC提供了在SiC功率器件中产生非常薄的漂移区的高击穿场。另外，对于SiC器件，安全操作区（SOA，即，在高电场条件下免于等离子体不稳定性的区）是非常宽的，其在大多数情况下会消除（或至少显著减少）在接通和关闭条件下对SiC器件的稳定性的忧虑。这也适用于碳化硅BJT，和其它功率器件相比，其具有非常小的存储少数载流子电荷。 

如果第二开关装置120（即，缓冲器（开关））是基于SiC技术且通常是接通-FET的，那么安全性考虑会支配（指示，dictate）级联电路，其中将低电压MOSFET作为级联电路的第二部件。低电压MOSFET可以不必由SiC制成并且可以包含其它半导体材料，如，例如Si。低电压MOSFET将不会损害开关电路的开关速度，这是因为任何瞬态都是由高电压组件来支配（管理）的。 

另外，可以将控制器或驱动器200连接于开关电路100用于控制缓冲开关120的操作。可以配置控制器以按照具体方案来接通或关闭缓冲开关， 将在下文中更详细地描述。为此目的，每一个开关电路100的第一和第二开关装置110和120可以包括用于接收来自驱动器200的控制信号的控制输入端。 

参照图2和3，在主开关的接通和关闭期间，可以启动（接通）碳化硅开关120，而对于第一通态期和第二通态期，脉冲长度分别为T1和T2。对于主开关关闭，在主开关110中的少数载流子电荷显著减少以前，由开通状态的缓冲开关120定时提供电源电压的（至少几乎）全钳位。缓冲开关120的钳位关闭脉冲宽度T2可以优选是在主双极型开关110中的少数载流子寿命的1倍至数倍。在关闭缓冲开关120以后，在非常低的少数载流子电荷的情况下发生反向电压恢复，由于雪崩倍增以及耗散过量功率，其阻碍自由载流子等离子体的不稳定性的发展。 

考虑到载流子等离子体不稳定性导致的对组件的可能损坏，主硅双极型开关的接通一般不作为不利因素，这是因为在接通期间双极型开关的端电压迅速下降。另一方面，在接通期间的功率损耗可与在关闭期间的那些功率损耗相比。高接通损耗的一个原因是紧接着在接通以后的立即提高的双极型开关的通态电压，所谓的通态电压过冲。少数载流子需要一定时间来分布于耐电压层的整个厚度。正是在载流子再分配时间期间，动态通态电压远高于对于相同电流的稳态电压。在双极型器件中载流子再分配时间通常可与少数载流子寿命相比。因此优选的是接通脉冲持续时间T2是关闭脉冲的至少1/4至1/2之间。 

进一步优选的是在主开关的接通期间，缓冲开关通态的持续时间T1可与关闭的持续时间T2相比。 

按照一个实施方式，可以配置控制器200以致在接通和关闭缓冲脉冲之间可以将缓冲开关120保持在关闭状态或近乎关闭状态（即，在开关电路的接通时间和关闭时间之间）。换句话说，可以仅在最终需要最小功率耗散的时间间隔（即，当并不是最终需要时，关闭缓冲器）时启动（或使 用）缓冲器件120。本实施方式在减轻热限制方面是有利的，由于随着温度提高SiC中的电子迁移率迅速降低，热限制可以与SiC开关技术相关。在第一开关装置110的整个接通期期间，将缓冲开关120用作主开关电流的部分旁路可以增加缓冲开关120的通态电阻，并导致当需要高电流时在接通和关闭缓冲脉冲期间增加的功率损耗。如果将SiC BJT用作缓冲开关，则将缓冲开关120的通态限于第一开关装置的接通和关闭（即，在接通脉冲和关闭脉冲之间维持缓冲开关关闭状态）也是特别有利的，这是因为，否则的话，在Si传导周期期间它将变得太热并从而损失一部分的电流增益并且也消耗高基极电流。因此，借助于本实施方式，当限制功率耗散时（尤其是，在Si器件瞬态期间经由缓冲开关120的功率耗散），提供了更可靠的开关装置。 

另外，在高电压下，例如对于1000V和更高的额定值，本发明的实施方式是特别有利的，在这种情况下，有关反向恢复的问题是最严重的。 

将可以理解的是，控制器电路的功能并不限于在预先确定的时间接通或关闭开关组件。控制器可以优选调节接通时间（脉冲宽度）和主开关的相以便将所期望的功率提供至负载中。也可以配置采用复合开关的功率转换电路以将在负载如电动机中累积的能量返回到供电网络中。典型的控制器可以有利地包括某些反馈元件，如被放置在功率转换电路的功率输入和功率输出处的电流和电压传感器。还可以将电压和电流传感器放置在功率开关组件的附近，例如，以检测过度的正向电压降。控制器还可以有利地包括某些安全功能，诸如，如果发生过载情况，在过载情况下关闭电力开关以便及时关闭受控变流器。对于高功率转换电路的任何控制器，此类控制器功能是通用的。然而，存在某些另外的可能性，用于改善或优化复合开关的操作，其并不是常规设计结构特有的。 

主双极型开关可以提供有温度传感器。可以进一步配置控制器以随着主开关温度增加而增加T1和T2的持续时间，从而解释了随着增加的结温硅中少数载流子寿命的增加。 

参照图4，描述了按照一个实施方式的开关电路。 

图4示出了具有碳化硅JFET 410、Si IGBT 430以及经由级联连接的硅LV（低电压）MOSFET 420的复合开关。通常地，通态SiC JFET开关410提供与低电压硅MOSFET 420的级联连接以便确保产生的电路的通常关闭操作。在MOSFET 420的MOSFET门电路421处的正偏压打开JFET410和MOSFET 420。在MOSFET 420的门电路421处的零偏压将关闭MOSFET 420。通过可以阻断低电压MOSFET 420的最大电压，JFET源412的电位将超过JFET门电路411电位。借助于MOSFET的适当选择，可以实现高电压JFET的可靠的关闭状态，即使其导致对于SiC缓冲开关410的驱动器没有可获得的功率。优选的是，MOSFET 420具有内置的齐纳二极管功能以便维持基本恒定的最大电压，以及承受雪崩情况而不会损坏。如果后者不是具有所选MOSFET的情况，那么可以提供外部硅MOSFET用于钳位MOSFET 420的源极电极和漏极电极422和423。相同的级联电路可以用于驱动基于GaN的正常通态FET。 

在同一包装中安装复合开关的主组件和缓冲组件具有进一步的优点。这样的共同包装将降低包装成本以及使两个并行组件之间的电压偏移最小化，如果在分开的包装中安装主开关和缓冲开关，则难以消除电压偏移。借助于高电流水平和大约几十纳秒的快速瞬态，由于寄生引线电感，在两个组件之间的瞬态电压偏移可以总计达一百伏特以上。如果将芯片安装入同一包装，则可以最小化或至少减小上述寄生电感。 

将可以理解的是，实际混合包装可以包括一个以上的相同类型的芯片，尤其是如果不容易获得某种类型的大面积芯片。作为一个实例，共同包装可以包括单个IGBT芯片以及两个或更多WBG开关。作为另一个实例，它可以包括IGBT和级联电路，其包括正常接通低电压硅MOSFET芯片和高电压正常关闭WBG开关，如图4所示。 

将主开关和缓冲开关连同反并联整流二极管共同包装具有进一步的优点，如图5所示。图5示出了相当于上文参照图1所描述的开关电路100的开关电路500，不同之处在于，它进一步包括反并联整流二极管550。在图5中，由于开关可能不是单方向的，箭头指示在开关中的电流流动方向。反并联整流二极管550可以是广泛存在于开关模式功率转换技术中的所谓的半桥式电路和全桥式电路的一部分。可以优选将上述混合组件安装在绝缘陶瓷载体上以电绝缘热沉。 

半桥式电路包括两个开关，其各自具有反并联二极管。全桥式变换电路可以包括用于两相应用的四个开关或组件或用于三相应用的六个开关或组件。 

共同包装的复合开关可以包括至少三个芯片，即主Si双极型开关、缓冲WBG开关和反并联高电压整流二极管。整流二极管的电压和电流额定值可以优选接近于主硅双极型开关的电压和电流额定值。反并联二极管可以是高电压高功率p-i-n型硅二极管。更优选地，整流二极管550可以是碳化硅或GaN肖特基势垒整流器。碳化硅肖特基势垒整流器可以具有非常低的存储电荷，从最小化（或至少减少）开关损耗的角度考虑，其是有利的。 

按照一个实施方式，有利的是，如果将SiC或GaN肖特基势垒整流器辅以碳化硅p-i-n二极管，肖特基和p-i-n整流器具有相同的极性。在正常操作条件下，SiC p-i-n整流器具有比肖特基整流器更高的正向电压降；然而，它的正向电压降并不像肖特基整流器那样快地随电流而增加。因此，和SiC肖特基整流器相比，SiC p-i-n整流器相对于浪涌电流是更加稳定的。可以在混合包装中以单独的芯片提供p-i-n SiC整流器。甚至更有利地，可以将与p-i-n二极管合并的肖特基整流器安排在同一芯片中，其将减少总芯片数量。 

如果混合组件包括如图5所示与反并联二极管连接的六个独立的复合开关，这也是有利的。将可以理解的是，可以在绝缘陶瓷基板上安排上述6-开关组件。6-开关混合组件将包括3-相开关模式功率转换器所需要的所有高功率器件。 

某种2-电压水平全桥式结构可以需要仅一半的在高开关频率下运行或操作的开关组件，而可以在50Hz或60Hz的电力线频率下运行或操作另一半。将可以理解的是，对于在高开关频率下仅运行的一半开关组件，此类2-电压水平结构可能需要按照本发明的实施方式的复合开关。 

综上，提供了高功率开关电路和控制器电路的新设计。将主硅双极型开关并联连接于由宽带隙材料形成的缓冲开关。在主硅开关的接通和/或关闭期间启动缓冲开关以便最大限度地减少开关损耗以及分路（分流，旁路，bypass）安全操作区域限制。 

虽然已参照其具体示例性实施方式描述了本发明，但对于本领域技术人员来说，许多不同的改变、改进等将变得显而易见的。因此，所描述的实施方式并不意在限制如在所附权利要求中限定的本发明的范围。