用于基于串行高级技术附件(SATA)的存储器件的高级电力管理的方法、系统和计算机可读介质

摘要

公开了用于基于串行高级技术附件（SATA）的存储器件的高级电力管理的方法、系统和非暂时计算机可读介质。根据一个方面，在此所述的主题包括用于基于SATA的存储器件的高级电力管理的方法。该方法包括：在具有控制器、用于存储数据的非易失性存储器和用于与主机通信的通信接口的基于SATA的存储器件处：从主机接收进入静态模式的命令。响应于接收到进入静态模式的该命令，所述存储器件进入静态模式。所述存储器件从主机接收存储器件应该进入低电力模式的指示。响应于该指示，所述存储器件将所述非易失性存储器的至少一部分置于低电力模式，而将所述控制器的至少一部分维持在正常电力模式。所述存储器件可选地将所述存储器件的物理层接口置于低电力模式，用于额外的电力节省。

说明书

本申请要求在2011年3月4日提交的美国临时专利申请序列号 13/040,519的权益，其公开通过全部引用合并于此。

技术领域

在此所描述的主题涉及存储器件的电力管理。更具体地，在此所描述的 主题涉及用于基于串行高级技术附件（SATA）的存储器件的高级电力管理的 方法、系统和计算机可读介质。

背景技术

存储器存储器件、数据存储器件、存储器器件、存储器和存储器件在下 文中被简称为“存储器件”。示例的存储器件包括诸如存储卡的可移除器件以 及诸如嵌入式存储器的不可移除器件。附连到主机的嵌入式器件和可移除器 件即使在它们未被主机访问时也被通电并使用电力。在一些系统中，比如在 相机和蜂窝电话中，短时期的活动后跟随着长时期的不活动。在电池操作的 环境下，空转时间电力对这样的器件使用的能量总量具有大的影响，并且主 机通常对存储器器件的最大允许空转电力消耗具有严格限制。

符合SATA规范的数据存储器件必须支持低电力模式。两个这样的模式 是SATA休眠（SLUMBER）和部分休眠（PARTIAL SLUMBER）模式，它 们将SATA接口置于低电力模式中，在这之后，存储器件在进入被称为深度 减耗（power down）模式或者DPDM之前完成任何所需的处理和闪存管理活 动。在此深度减耗模式中，控制器的处理器和闪存空转，直到主机将SATA 接口带回常规模式。从部分休眠模式恢复花费10微秒，从休眠模式恢复花费 10毫秒。

SATA休眠模式的一个缺点是两种模式都需要频带外（OOB）命令来返 回到正常操作。SATA网络接口或者“PHY”需要部分被通电以接受这些命令， 甚至在休眠模式中这也导致极大电力消耗。此电力消耗对于嵌入式SATA器 件是个问题，因为DPDM电力消耗（例如10mW）任然高于许多主机设备制 造商规定的限制（例如1mW）。

对此问题的一个传统的解决方案是在主机界面上的一段不活动之后关闭 至存储器的电力，并且当接收到命令之后再次开启电力。该方法与主机不具 有协调性，并且在至存储器的电力关闭时接收到命令时导致不希望的响应延 迟。此方法现在不太有用，因为在像固态驱动器（SSD）和紧凑快闪（CF） 的多晶片产品中的现代存储器花费长时间来重新初始化，例如以数十甚至数 百毫秒的量级。这样的不希望的延迟对于期望高性能的主机来说不再可接受。

对此问题的另一传统解决方案在CFast标准规范（可从 http://www.compactflash.org/获得）中描述，其包含使得存储器件能够关闭其 PHY的称为物理层睡眠（PHYSLP）的协议。PHYSLP协议操作的方式是， 主机赋活（assert）到存储器件的硬件信号，告知存储器件它可以完全关闭其 PHY以节省电力。主机可以也在同时关闭其自己的PHY，使电力节省加倍。 在主机尝试再次访问存储器件之前，主机去活（de-assert）此信号；存储器件 被要求在预定时间限制（例如在V1.0CFast规范中是10微秒）内开启其PHY。 但是，此方法也具有缺点。尽管存储器件的PHY可能消耗一定量的电力，但 是随着存储器件内的存储器容量增加，该存储器消耗的电力量越来越巨大。 PHYSLP协议不解决或降低存储器件内的存储器的电力消耗，而仅仅解决存 储器件的PHY的电力消耗。

因而，考虑到与对于如何降低未被访问的存储器存储器件的电力消耗的 问题的传统解决方案相关联的这些缺点，存在对于基于SATA的存储器件的 高级电力管理的方法、系统和计算机可读介质的需要。

发明内容

根据一个方面，在此所述的主题包括用于基于SATA的存储器件的高级 电力管理的方法。该方法包括：在具有控制器、用于存储数据的非易失性存 储器和用于与主机通信的通信接口的基于SATA的存储器件处：从主机接收 进入静态模式的命令。响应于接收到进入静态模式的命令，所述存储器件进 入静态模式。所述存储器件从主机接收存储器件应该进入低电力模式的指示。 响应于该指示，所述存储器件将所述非易失性存储器的至少一部分置于低电 力模式，而将所述控制器的至少一部分维持在正常电力模式。所述存储器件 可选地将所述存储器件的物理层接口置于低电力模式，用于额外的电力节省。

如在此使用的，术语“低电力模式”是指任何比正常操作模式使用的电 力少的模式，并且可以是其中在组件的一些或全部中活动被减少或完全停止、 或者其中对于组件的一些或全部电力被减少或完全移除的情形。

根据另一方面，在此所述的主题包括用于基于SATA的存储器件的高级 电力管理的系统。该系统包括基于SATA的存储器件，该存储器件具有控制 器、用于存储数据的非易失性存储器、以及用于与主机通信的通信接口。响 应于从主机接收到进入静态模式的该命令，所述存储器件进入静态模式。响 应于从主机接收到存储器件应该被置于低电力模式的指示，所述存储器件将 所述非易失性存储器的至少一部分置于低电力模式，而将所述控制器的至少 一部分维持在正常电力模式。所述存储器件可选地将所述存储器件的物理层 接口置于低电力模式，用于额外的电力节省。

在此所述的主题可以以软件结合硬件和/或固件来实现。例如，在此所述 的主题可以在由处理器执行的软件中实现。在一个示例实现方式中，在此所 述的主题可以使用非暂时计算机可读介质实现，该介质具有在其上存储的计 算机可执行指令，所述计算机可执行指令在被计算机的处理器执行时控制所 述计算机进行步骤。适合于实现在此所述的主题的示例的计算机可读介质包 括非暂时计算机可读介质，比如盘存储器器件、芯片存储器器件、可编程逻 辑器件和专用集成电路。另外，实现在此所述的主题的计算机可读介质可以 位于单个设备或者计算平台上，或者可以跨多个设备或计算平台分布。

附图说明

现在将参考附图说明在此所述的主题的优选实施例，其中类似的参考数 字表示类似的部分，附图中：

图1A和1B是例示根据在此所述的主题的实施例的用于基于SATA的存 储器件的高级电力管理的示例系统的框图；

图2是例示根据在此所述的主题的实施例的实现对于基于SATA的存储 器件的高级电力管理的示例处理的基于SATA的存储器件的电力消耗状态的 状态图；

图3是例示根据在此所述的主题的实施例的用于基于SATA的存储器件 的高级电力管理的示例处理的流程图；

图4是详细例示根据在此所述的主题的一个实施例的用于基于SATA的 存储器件的高级电力管理的示例处理的流程图；

图5是详细例示根据在此所述的主题的另一实施例的用于基于SATA的 存储器件的高级电力管理的示例处理的流程图；

图6是详细例示根据在此所述的主题的实施例的基于SATA的存储器件 的高级电力管理的示例处理的流程图；

图7是详细例示根据在此所述的主题的实施例的用于基于SATA的存储 器件的高级电力管理的示例处理的流程图；以及

图8是示出根据在此所述的主题的实施例的用于基于SATA的存储器件 的高级电力管理的示例处理的时间线（timeline）的时序图。

具体实施方式

根据在此所述的主题，提供了用于基于串行高级技术附件（SATA）的存 储器件的高级电力管理的方法、系统和计算机可读介质。

现在将详细参考本发明的示例实施例，在附图中例示了这些示例实施例 的例子。只要可能，附图通篇将使用相同的参考数字来指代相同或类似的部分。

图1A和1B是例示根据在此所述的主题的实施例的用于基于SATA的存 储器件的高级电力管理的示例系统的框图。

图1A例示了其中可移除存储器件附连到主机的实施例。在图1A所示的 实施例中，基于SATA的存储器件100包括控制器102、用于存储数据的非易 失性存储器（NVM）104和用于与主机108通信的通信接口106。存储器件 100的例子包括但不限于硬盘驱动器（HDD）、固态驱动器（SSD）和其他机 电和/或旋转存储器存储器件。在一个实施例中，通信接口可以包括SATA通 信接口110。

在一个实施例中，存储器件100可以包括与通信接口106分离的输入和/ 或输出管脚。在图1A所示的实施例中，存储器件100包括用于从主机108 接收信号的信号输入管脚112以及用于向主机108发送信号的信号输出管脚 114。在图1A所示的实施例中，主机108使用信号输入管脚112作为低电力 模式请求（LPMR）信号，并且存储器件100使用信号输出管脚114作为存储 器就绪（MEMRDY）信号以向主机108指示非易失性存储器阵列的状态，即 NVM是否准备好使用。如以下将更详细描述的，LPMR112和MEMRDY114 信号的存在允许存储器件100通过降低或移除至通信接口106的电力而提供 另外的电力节省。另一方面，如果存储器件100进入的低电力模式维持对通 信接口106的电力，则不需要LPMR112和MEMRDY114信号，但是可选地 可以包括或使用LPMR112和MEMRDY114信号。

在一个实施例中，主机108可以向存储器件100提供电力，但是存储器 件100控制到存储器件100内的各个组件的电力。例如，在图1A所示的实 施例中，主机108内的电源（PS）116向存储器件100提供电力VCC118， 并且存储器件100内的控制器102例如经由分离的电源总线VCCM120和 VCCI122单独控制到通信接口106和NVM104的电力，VCCM120向NVM 104供应电力，VCCI122向通信接口106供应电力。

NVM104的电力控制可以包括独立地控制存储器的部分和相关联的电路 的能力。例如，如果NVM104包括闪存，或者包括固态驱动器（SSD），则 其可能能够与到读/写信道、控制器102或者存储器件100的其他组件的电力 分离地降低对于全部闪存阵列中的一些的电力。同样，如果NVM104包括硬 盘驱动器、盘阵列、存储阵列或者其他机电、旋转或磁介质，则NVM104的 电力控制可以包括减慢或停止各个转轴（spindle）、使读/写头的一些或全部空 转或停住等等的能力。

图1B例示其中嵌入式或不可移除的存储器件被附连到主机或者与主机 集成的实施例。嵌入式存储器件的例子包括由桑迪士克公司生产的整体的固 态驱动器（iSSD）。在图1B所示的实施例中，基于SATA的存储器件100包 括控制器102、NVM104和用于与主机108内的中央处理单元（CPU）通信 的通信接口106。像图1A中所示的实施例那样，通信接口106可以包括SATA 总线接口110、信号输入管脚112和信号输出管脚114。但是，与图1A中所 示的实施例相反，在图1B中，主机108提供并控制到存储器件100内的各个 组件的电力。在图1B所示的实施例中，第一电源PS1126经由电源总线118 提供到存储器件核的电力，现在称为“VCCC”，并且第二电源PS2128向NVM 104提供VCCM120。在图1B所示的实施例中，控制器102仍然控制到通信 接口106的VCCI118，但是在替换实施例中，主机108也可以直接控制VCCI。 在此所述的主题不限于图1A和1B所示的实施例。如以下将更详细描述的， 如何以及通过哪个控制空转分离的电源将影响在进入和退出低电力模式期间 发生的事件的序列。

图2是例示根据在此所述的主题的实施例的实现用于基于SATA的存储 器件的高级电力管理的示例处理的基于SATA的存储器件的电力消耗状态的 状态图。状态200是正常电力模式，其中例如存储器件100向非易失性存储 器102和通信接口106提供完全的电力。按照SATA中的说法，这被称为物 理层就绪（PHYRDY）模式。

状态202是静态（quiescent）模式，其中例如存储器件100停止接受I/O 请求。对于SATA器件，可以通过从主机接收SATA休眠命令进入此模式。 状态的这一改变由图2中的箭头A指示。

在状态204中，到物理层的电力被减小或完全移除。但是，传统的存储 器件通常维持到存储器件的其他部分（比如例如NAND闪存的非易失性存储 器阵列）的电力。在CFast兼容的器件中，例如，此模式被称为物理层睡眠 模式或者PHYSLP，并且主机经由对卡检测输入（CDI）管脚的操纵用信号通 知存储器件进入此模式，该卡检测输入管脚是到存储器件中的输入管脚。状 态的这一改变由图2中的箭头B指示。

在状态206中，到非易失性存储器的所有或部分的电力减小以提供另外 的电力节省。该另外的电力节省模式不是由SATA或CFast定义，并且在此 称为存储器睡眠模式或者MEMSLP。状态的这一改变由图2中的箭头C指示。

退出低电力模式并返回到正常电力模式的过程被称为“唤醒”存储器件。 从MEMSLP模式206到PHYSLP模式204的转变由图2中的箭头D指示。 从PHYSLP模式204到休眠模式202的转变由图2中的箭头E指示。在CFast 兼容的器件中，通过操纵CDI管脚触发此转变。从休眠模式202到正常或者 PHYRDY模式的转变由图2中的箭头F指示。

在一个替换实施例中，存储器件可以维持到物理层接口的电力但是降低 到非易失性存储器的电力。在此实施例中，存储器件可以从休眠模式202直 接转变到MEMSLP模式206并转变回来，在图2中分别示出为箭头G和H。 在其中物理层和存储器阵列两者将被断电的实施例中，存储器件可以按任意 顺序进行这两个步骤。例如，存储器件可以不使用正常模式200到静态模式 202到PHYSLP模式204到MEMSLP模式206的上述序列，而是从正常模式 转变到静态模式202、到MEMSLP模式206并随后到PHYSLP模式204，并 且同样可以通过在唤醒存储器之前唤醒PHY而返回正常模式，或反之亦然。

图3是例示根据在此所述的主题的实施例的用于基于SATA的存储器件 的高级电力管理的示例处理的流程图。现在将参考图1A和1B说明这些处理。

在块300，具有控制器、用于存储数据的非易失性存储器和用于与主机 通信的通信接口的基于SATA的存储器件从主机接收进入静态模式的命令， 并且响应于此，在块302，该存储器件进入静态模式。例如，参考图1A中所 示的实施例，存储器件100可以从主机108接收SATA休眠命令，并且响应 于此，存储器件100可以进入SATA休眠模式。

在块304，存储器件100从主机108接收存储器件100应该进入低电力 模式的指示。来自主机108的存储器件100应该进入低电力模式的该指示可 以采取许多形式，并且基于具体形式，要进入的低电力模式的类型以及存储 器件100进入该低电力模式采取的具体步骤可能变化。以下以及在图4和图 5中将描述一些例子。

在块306，响应于接收到应该进入低电力模式的指示，存储器件100进 入存储器低电力模式，在该低电力模式中，非易失性存储器104的至少一部 分处于低电力模式，而控制器102的至少一部分维持在正常电力模式。通过 将控制器102的至少一部分维持在正常电力模式，存储器件100可以维持关 于在应主机108的请求进入低电力模式之前其自身的状态的信息。这允许存 储器件100在恢复正常电力模式之后迅速恢复操作。例如，控制器102不需 要等待非易失性存储器变得完全可操作以便其可以在继续之前从NVM读取 状态信息。可以维持系统配置信息、关于通信信道和正使用这些通信信道的 实体的信息以及其它信息，并且这些信息可以由控制器102访问以便存储器 件100可以退出低电力模式，并且比如果在存储器件100可以在正常模式下 操作之前需要首先从NVM104恢复此信息时更迅速地变得完全可操作。

在一个实施例中，存储器件100可以准备通过清除缓存器和高速缓存器、 将数据从易失性存储器移动到非易失性存储器、其他内部处理任务等进入存 储器低电力模式。对于HDD，该准备可以包括停止读/写头、减慢转轴的旋转等。

在一个实施例中，存储器件100可以向主机指示NVM104的一些或全部 已准备好进入低电力模式或者可替换地已经进入低电力模式。在图1A和1B 所示的实施例中，存储器件100可以通过以下用信号通知此情形：将诸如 MEMRDY管脚114的信号输出管脚的状态改变为主机108将其识别为指示 存储器件100或者NVM104的至少一些已准备好进入低电力模式（例如，在 其中主机108控制到NVM104的电力的实施例中，如图1B中）或者已经进 入低电力模式（例如，在其中存储器件100控制到NVM104的电力的实施例 中，如图1A中）的逻辑值。

因此，在块308，存储器件100进入存储器低电力模式，在该模式中， 非易失性存储器的至少一些处于低电力模式，并且控制器的至少一些处于正 常电力模式。在一个实施例中，存储器低电力模式是存储器睡眠（MEMSLP） 模式。

在块310，存储器件100从主机108接收存储器件100应该进入正常电 力模式的指示，并且响应于此，存储器件100被置于正常电力模式。存储器 件100退出存储器低电力模式并返回到正常电力模式的序列可以根据进入的 低电力模式的类型、通信接口106是被通电还是被断电以及通过哪个实体（存 储器件100还是主机108）而控制到存储器件100内的各个组件的电源而变 化。以下以及在图6和图7中将描述一些例子。

在一个实施例中，存储器件100可以向主机108发送NVM104已经返回 到正常电力模式的指示。在图1A和1B所示的实施例中，例如，存储器件100 可以通过以下用信号通知此情形：将MEMRDY114的状态改变到主机108 将其识别为指示NVM104处于正常电力模式、例如NVM104已经退出 MEMSLP模式（和PHYSLP模式，在其中存储器件100在进入MEMSLP模 式之前进入PHYSLP模式的实施例中）的逻辑值。

图4是详细例示根据在此所述的主题的实施例的用于基于SATA的存储 器件的高级电力管理的示例处理的流程图。图4更详细例示了可以在图3的 块304、306和310中进行的步骤。

从主机接收存储器件应该进入低电力模式的指示（图3的块304）可以 包括在块400从主机108接收指示存储器件100进入诸如PHYSLP或其中通 信接口106被断电的模式的物理层睡眠模式的命令或信号。例如，这可以是 由存储器件100经由通信接口106接收的命令，其可以是经由诸如低电力模 式请求（LPRM）信号112、一些其他类型的指示或者上述的组合的信号输入 而发送的信号。对于CFast兼容的存储器件，例如，连接检测输入（CDI）管 脚可以执行LPRM112的功能，主机108使用CDI来指示存储器件100进入 PHYSLP模式。

将NVM的至少一部分置于低电力模式而将控制器的至少一部分维持在 正常电力模式（图3的块306）可以包括：在块402，进入PHY睡眠模式， 例如将通信接口106置于低电力模式；其后，在块404，进入存储器睡眠模 式，例如将NVM104的至少一部分置于低电力模式，而维持到控制器102的 电力。在一个替换实施例中，可以在块402的步骤之前进行块404的步骤， 即，首先进入存储器睡眠模式，其后进入PHY睡眠模式。在另一替换实施例 中，存储器件100可以完全忽略进入PHY睡眠模式的指令，并且仅进行块 404的步骤，而不进行块402的步骤。

返回参考块402，在图1A所示的实施例中，例如，控制器102可以降低 经由VCCI118提供给通信接口116的电压。在一个替换实施例中，主机108 可以直接控制到通信接口106的电力，在此情况下，主机108可以通过降低 提供给通信接口106的电压而致使存储器件100进入PHY睡眠模式。

返回参考块404，例如，在图1A所示的实施例中，其中存储器件100控 制如何将电力提供给NVM104，控制器102可以降低（或完全移除）到NVM 104的一些或全部的电力。在NVM104整个被置于低电力模式的情况下，例 如，控制器102可以降低经由VCCM120提供给NVM104的电压。其他配 置可以允许NVM104的部分彼此独立地被控制。例如，NVM104的一部分 可以被断电，而NVM104的另一部分可以保持在完全的电力。例如，在图 1B所示的实施例中，其中主机108直接控制到NVM104的电力，主机108 可以通过降低由PS2供应的并且经由VCCM120提供给NVM104的电压而 致使存储器件100进入存储器睡眠模式。

在图3的块300中描述的唤醒序列可以包括在块406接收用于从PHY睡 眠模式唤醒的命令或信号。在其中PHY已被置于睡眠的情况下，此指示可以 是经由除了通信接口106之外的输入管脚接收的信号，例如LPMR112的状 态的改变。在块408，PHY退出PHY睡眠模式并且返回到正常模式。例如， 存储器件100可以向通信接口106供应电力，并且可以另外建立与主机108 的通信信道。在其中PHY还未被置于睡眠的实施例中，此指示可以是从主机 108发送的并且由存储器件100经由命令接口106接收的命令，并且块408 的步骤是不必要的。在块410，存储器件100退出存储器睡眠模式。例如， 在图1A所示的实施例中，控制器102可以恢复到NVM104的电力，并且在 图1B所示的实施例中，主机108可以例如通过经由PS2128向NVM104供 应电力而恢复到NVM104的电力。

图5是详细例示根据在此所述的主题的另一实施例的用于基于SATA的 存储器件的高级电力管理的示例处理的流程图。图5详细例示了可以在图3 的块304、306和310中执行的步骤。

从主机接收存储器件应该进入低电力模式的指示（图3的块304）可以 包括在块500接收进入存储器睡眠模式的命令或信号。该指示可以是经由通 信接口106从主机108接收的命令。尽管在此实施例中不指令物理层进入低 电力模式，但是该指示可以经由与通信接口106分离的信号输入，如LPMR112。

将NVM的至少一部分置于低电力模式而将控制器的至少一部分置于正 常电力模式（图3的块306）可以包括在块502进入存储器睡眠模式，在该 存储器睡眠模式中，NVM104的至少一部分被置于低电力模式，而控制器102 的至少一部分处于正常电力模式。尽管存储器件100可能没有接收到将PHY 也置于低电力模式的明确指示，但是在一个替换实施例中，如果主机106具 有除了PHY之外的一些其它手段用于用信号通知存储器件100何时要返回到 正常电力模式，则存储器件100可以这样做。

在图3的块310中描述的唤醒序列可以包括在块504接收退出存储器睡 眠模式的命令或信号。此指示可以是由存储器件100经由通信接口106接收 的来自主机108的命令，或者是与通信接口106分离的信号输入，比如LPMR 112。在块506，存储器件100退出存储器睡眠模式。这可以使如图1A所示 由存储器件100或者如图1B所示由主机108恢复到NVM104的电力。在其 中PHY也被置于睡眠并且退出存储器睡眠模式的指示是经由与PHY分离的 信号管脚的实施例中，将存储器从睡眠模式唤醒的指令也可以用于唤醒PHY。

图6是详细例示根据在此所述的主题的实施例的用于基于SATA的存储 器件的高级电力管理的示例处理的流程图。图6详细例示了在其中存储器件 100控制到NVM104和通信接口106的电力并且存储器低电力模式还包括将 PHY置于PHY睡眠模式的实施例中可以在唤醒序列期间（图3的步骤310） 进行的步骤。因为PHY处于低电力模式，通信接口106不可操作，因此主机 106使用与通信接口106分离的输入信号（比如LPMR112）来向存储器件100 指示：存储器件100应当进入正常电力模式，例如退出MEMSLP和PHYSLP 模式。

因此，在块600，主机108使用LPMR112来指示存储器件100其应该醒 来并返回到正常电力模式。此指示可以包括将LPMR112设置到逻辑电平， 使用LPMR112作为串行输入端口，或者本领域中已知的其他手段。响应于 接收到此指示，在块602，存储器件100以任意顺序或同时向NVM104供电 以及激活通信接口106。在块604，在存储器件100和主机108之间建立通信 信道，例如经过通信接口106的SATA通信信道。

图7是详细例示根据在此所述的主题的实施例的用于基于SATA的存储 器件的高级电力管理的示例处理的流程图。图7详细例示了在其中主机108 控制到NVM104和通信接口106的电力并且存储器低电力模式还包括将PHY 置于PHY睡眠模式的实施例中在唤醒序列期间（图3的块310）可以进行的 步骤。因为主机108控制到NVM104和通信接口106两者的电力，在一个实 施例中，在块700，主机108在使用LPMR112用信号通知存储器件100返回 到正常电力模式之前首先提供到NVM104和通信接口106的电力。向NVM 104提供电力致使其退出低电力模式。在块704，存储器件100激活通信接口 106，其通常处于遵循通电条件的复位状态，并且在块706，经由激活的通信 接口106在主机108和器件100之间建立通信信道。

图8是示出根据在此所述的主题的实施例的用于基于SATA的存储器件 的高级电力管理的示例处理的时间线的时序图。在图8所示的实施例中，在 此所述的方法适配为由符合紧凑型闪存协会的“CFast”规范的存储器使用。 CFast规范定义了主机和CFast兼容的器件之间的接口。该接口包括连接检测 输入（CDI）信号，该信号与连接检测输出（CDO）信号一起传统上由主机 使用来检测可移除存储卡的存在或不存在。如将在图8中详细示出的，CDI 信号还用于指示CFast兼容的存储设备其应该进入或退出PHYSLP模式。因 此，CDI信号进行图1A所示的低电力模式请求（LPMR）信号的功能。未由 CFast规范定义的MEMRDY信号114由存储器件使用来向主机指示存储器的 操作状态，例如其是完全可操作还是处于存储器睡眠模式。

在图8中，时间线800用于绘出发生的涉及从主机发送到存储器件的信 号CDI以及从存储器件发送到主机的MEMRFY的事件。现在还将参考图1A 所示的系统来描述图8，但是图8中所示的操作也可以应用于图1B中所示的 系统。

在事件802，存储器件100被插入到或按其他方式连接到主机108，主机 108赋活CDI112信号。因为CDI112是低有效，主机108通过将CDI112从 逻辑1值改变为逻辑0值来赋活CDI112。存储器件100可能花费一些时间来 通电并初始化，因此在CDI112的转变后的一些时间后，高有效的MEMRDY 114将初始化到逻辑1。

在事件804，主机108执行SATA命令以将存储器件100置于SATA休眠 模式中。响应于此，在事件806，器件100进入SATA休眠电力模式。CFast 兼容的器件必须在从主机接收到SATA休眠命令的10mS内这样进行。

在事件808，主机108通过将CDI112设置到逻辑1而去活CDI112，并 且在事件810，主机108将其物理层接口或者PHY置于低电力模式。在图8 所示的实施例中，主机108将其PHY置于完全断电模式。CFast兼容的主机 必须在CDI112的去活的10mS内这样进行。在事件812，响应于检测到CDI 112的去活，存储器件100将其PHY置于低电力模式。在图8中图示的实施 例中，存储器件100将其PHY也置于完全断电模式。CFast兼容的存储器件 进入PHYSLP模式，并且必须在CDI112的去活的10mS内这样进行。在一 个替换实施例中，主机和存储器件可以将它们各自的PHY置于低电力模式而 不是完全断电模式。

在事件814，存储器件100准备将其非易失性存储器的一部分（可以是 一些或全部）置于存储器低电力模式。在事件816，存储器件100通过将 MEMRDY114改变为逻辑0来指示主机108：NVM104的部分已经准备好被 置于存储器低电力模式。

在事件818，在存储器件100的控制下或者在主机108的控制下，到NVM 104的电力被降低，并且在事件820，在存储器件100内的NVM104的所选 部分处于低电力模式。被称为“MEMSLP”的此低电力模式未在CFast规范 中定义。在其中存储器件100而不是主机108控制到NVM104的电力的实施 例中，成为逻辑0的MEMRDY114可以指示存储器低电力模式已经发生。

一些时间之后，在事件820，主机108重新赋活CDI112，这向存储器件 100指示其应该退出PHYSLP模式。对于图4中所示的实施例，这还具有致 使存储器件100也推出MEMSLP模式的效果，并且在事件824，存储器件100 返回到正常电力模式。

在事件826，主机108致使其PHY通电，其退出PHYSLP模式，但是主 机108和存储器件100保持在SATA休眠模式中。CFast兼容的器件必须在 CDI112的重新赋活的10mS内从PHYSLP模式转变到SATA休眠模式。

在事件828，存储器件通过重新赋活MEMRDY114（例如通过将 MEMRDY114改变为逻辑1）而向主机108指示NVM104处于正常电力模 式。在一个实施例中，NVM104必须在从CDI112的重新赋活起的10mS内 转变到就绪模式，这将由MEMRDY114的赋活指示。在事件828之后，主机 108和存储器件100两者可以执行如由SATA规定的PHY初始化状态机序列。

因此，如图8中所示，用于基于串行高级技术附件（SATA）的存储器件 的高级电力管理的方法和系统可以用于通过添加降低到存储器件内的非易失 性存储器的一些或全部的电力的另外的能力来补充现有协议，其中现有协议 提供到存储器件的PHY的电力的降低。在此所述的主题提供了优于传统系统 的优点在于在存储器件和主机之间协调到存储器的电力降低。这使得主机能 够在提供可预测的唤醒时间的同时最佳地降低电力消耗。存储器件具有附加 的优点：其将具有其完成清除（flush）其高速缓存器以及执行所需的闪存管 理操作所需的时间，并且确信只要器件需要并由器件控制，电力将被提供给 存储器。额外的电力节省来自主机，其中关闭其自己的PHY并禁用到存储器 器件的电源降低了其自己的电力消耗。

如上所述，在一个实施例中，CDI112可以由主机108使用来用信号通知 存储器件100进入PHYSLP模式，并且MEMRDY114是由存储器件100使 用的信号以向主机108指示其非易失性存储器是否准备好用来使用。在一个 实施例中，主机108可以监视MEMRDY114的值，作为用于确定在被请求时 存储器件100是否以及何时进入低电力模式的手段并且同样可以监视 MEMRDY114以确定存储器件100是否以及何时退出低电力模式并返回到正 常电力模式。但是，在替换实施例中，主机108可以忽略MEMRDY114的值 （并且存储器件100可能甚至不提供MEMRDY114），而是认为存储器件100 如期望那样运行。例如，CFast兼容的器件必须在接收到SATA休眠命令之后 不迟于10mS进入SATA休眠模式并且必须在主机去活CDI之后不迟于10mS 将其PHY置于低电力模式。CFast兼容的主机必须在其重新赋活CDI之后不 迟于10mS激活其PHY，并且CFast兼容的存储器件可以被假定为具有相同 的要求。因此，不是依赖于MEMRDY114来确定存储器件100的状态，主机 108可以基于需要的时序进行关于存储器件100的状态的假设。或者，主机 可以基于需要的时序进行假设但是通过监视MEMRDY114验证这些假设。

将理解，可以不脱离在此所述的主题的范围而改变在此所述的主题的各 个细节。此外，以上描述仅仅是为了例示的目的，而不是为了限制的目的。