与线焊盘有关且降低高RF损耗镀覆影响的设备和方法

摘要

为了降低与高射频（RF）损耗镀覆有关的RF损耗，例如，镍/钯/金（Ni/Pd/Au）镀覆，在某些实施例中，焊料掩模可以被重构以防止线焊区域的边缘和侧壁被镀覆。使线焊区域的边缘和侧壁不被高RF损耗镀覆（例如Ni/Pd/Au镀覆）提供了RF电流围绕高阻抗材料流动的通道，这降低了与高阻抗镀覆材料有关的RF信号损耗。而且，为了降低与高RF损耗镀覆（例如，Ni/Pd/Au镀覆）有关的RF损耗，与射频集成电路（RFIC）有关的诸如电容器、电阻器或电感器的芯片上无源器件可相对于RFIC的RF信号输出设置在RF上信号通道中。通过在RF上信号通道中设置芯片上无源器件，RF电流不直接流过无源器件焊盘的高RF损耗镀覆材料。

说明书

优先权要求

本申请要求于2011年3月3日提交的名称为“WIRE BOND PAD SYSTEM AND  METHOD”的美国专利申请No.13/040,127以及于2011年3月3日提交的名 称为“APPARATUS AND METHODS FOR REDUCING IMPACT OF HIGH RF LOSS  PLATING”的美国专利申请No.13/040,137的优先权之权益，其每一个通过 全文引用结合于此以作为本说明书的一部分。

技术领域

本发明总体上涉及集成电路布局和封装的领域，具体涉及用于封装射频 （RF）集成电路（IC）布局和形成线焊盘的系统和方法。

背景技术

如集成电路（IC）制造领域的普通技术人员所知，硅或其它半导体晶片 可制作成IC。IC焊接且电连接到具有电介质层和金属迹线的载体或衬底， 并且为了使用而被封装。表面镀覆材料镀覆在铜迹线的顶层上以在IC和衬 底之间提供电连接点，以允许IC与外界连接。传统上，镍/金（Ni/Au）已 经是用于RFIC产品的标准表面镀覆材料，并且在一定情形下，RFIC被线焊 到镀在衬底的表面上的Ni/Au线焊盘以形成RFIC与其封装的电连接。然而， 金价的上涨提高了与Ni/Au表面镀覆有关的封装成本。

发明内容

所公开的系统和方法通过采用用于RFIC产品的镍/钯/金（Ni/Pd/Au） 表面镀覆材料降低了RFIC封装的成本。为了降低成本，Ni/Pd/Au表面镀层 中的金层薄于Ni/Au表面镀层中的金层。然而，Ni/Pd/Au具有的射频方块电 阻远大于Ni/Au具有的射频方块电阻，这是由于薄钯和金层以及镍的铁磁性 造成的。这会导致减小的有效电流片厚度和在RF信号上增大的电流聚集， 并且在某些实施例中，对于通过Ni/Pd/Au镀覆表面的RF信号比通过Ni/Au 镀覆表面的RF信号，会导致更大的RF损耗。这些损耗可影响产品的性能和 产率。

所公开的进一步系统和方法降低了与RFIC的Ni/Pd/Au表面镀覆的低成 本有关的RF损耗。在某些设计电路或布局的实施例中，线焊区域中的RF线 /迹线表面、边缘和侧壁对于镀覆工艺是敞开的，并且因此镀覆有最终的 Ni/Pd/Au表面。由于通过镀覆线焊区域的RF电流上的趋肤效应和涡流效应， 主要的RF电流在迹线边缘以及镀覆线焊区域的侧壁流动。因为主要的RF电 流在迹线边缘以及侧壁流动，镀覆的迹线边缘和侧壁对RF损耗贡献更大。 为了降低RF损耗，某些实施例重构焊料掩模以覆盖线焊区域的迹线边缘和 侧壁，使迹线边缘和侧壁无镀覆Ni/Pd/Au的最终表面。在线焊区域周围无 Ni/Pd/Au镀覆的铜迹线边缘和侧壁在Ni/Pd/Au线焊盘周围提供了RF电流的 低电阻通道，并且因此降低了与RFIC衬底的Ni/Pd/Au表面镀覆有关的RF 信号损耗。

某些实施例涉及制造射频集成电路（RFIC）模块的方法，其包括提供具 有至少一个铜迹线的衬底，铜迹线具有线焊表面。该方法还包括直接在该铜 迹线的连接表面之上形成用于线焊盘的焊料掩模开口，线焊盘具有至少一个 边缘和至少一个侧壁。该方法还包括直接在线焊盘的至少一个边缘和至少一 个侧壁之上形成焊料掩模，用镍层镀覆铜迹线，用钯层镀覆镍层，以及用金 层镀覆钯层，以形成镍/钯/金线焊盘。该镍/钯/金线焊盘具有至少一个边缘 和至少一个侧壁无镍、钯和金层。

根据很多实施例，本发明涉及用于射频集成电路（RFIC）模块的线焊盘。 线焊盘包括在铜迹线的线焊表面之上镀覆的镍层，该铜迹线形成在RFIC模 块的衬底的上表面上。该线焊盘还包括镀覆在镍层之上的钯层和镀覆在钯层 之上的金层。该线焊盘具有线焊区域、相邻于线焊区域的至少一个边缘以及 相邻于至少一个边缘的至少一个侧壁，该至少一个边缘和至少一个侧壁无镍 层、钯层和金层。

根据各种实施例，用于制造射频集成电路（RFIC）模块的设备包括用于 提供具有至少一个铜迹线的衬底的装置，该铜迹线具有线焊表面，以及用于 直接在铜迹线的连接表面之上形成用于线焊盘的焊料掩模开口的装置，该线 焊盘具有至少一个边缘和至少一个侧壁。该设备还包括直接在线焊盘的至少 一个边缘和至少一个侧壁之上形成焊料掩模的装置，用于以镍层镀覆铜迹线 的装置，用于以钯层镀覆镍层的装置，以及用于以金层镀覆钯层的装置，以 形成镍/钯/金线焊盘。该镍/钯/金线焊盘具有至少一个边缘和至少一个侧壁 无镍、钯和金层。

另外，所公开的系统和方法降低了与芯片上电容器、电阻器、电感器或 RFIC的其它无源器件的高RF损耗焊盘有关的RF损耗。在某些实施例中，RFIC 包括芯片上电容器、电阻器、电感器或其它无源器件。电容器或无源器件连 接到传输RF电流的铜迹线。当高RF损耗焊盘，例如Ni/Pd/Au焊盘，例如 用于连接无源器件到RFIC模块的电路迹线时，高RF损耗焊盘产生RF电流 流过它时的RF信号损耗。相对于RFIC的RF信号输出，设置在RF上迹线的 芯片上电容器、电阻器、电感器或其它无源器件降低了与芯片上无源器件焊 盘有关的RF损耗。

在某些实施例中，公开了构造来降低信号损耗电子电路模块。该模块包 括具有输出信号和与其有关的电流的电子电路装置。所述电子电路装置包括 第一配线、第二配线和具有芯片上无源部件的集成电路芯片。电子电路模块 还包括衬底，该衬底包括用于传导所述电流的迹线。所述迹线具有在上行信 号通道上电连接到所述第一配线的第一焊盘以及在下行信号通道上电连接 到所述第二配线的第二焊盘。所述电子电路装置构造来使所述芯片上无源部 件电连接到所述第一配线以及使所述输出信号电连接到所述第二配线。因 此，所述电流被引离所述第一焊盘。根据一实施例，电子电路模块是射频集 成电路模块，以及信号损耗是射频信号损耗。在另一个实施例中，电子电路 装置是射频电子电路装置，输出信号是射频输出信号，以及电流是射频电流。

根据多个实施例，电子电路装置构造来降低信号损耗。该装置包括具有 芯片上无源部件的集成电路芯片，具有有关电流的输出信号，电连接到位于 衬底上的迹线的上行信号通道上的第一焊盘的第一配线，以及电连接到位于 所述迹线上的下行信号通道上的第二焊盘的第二配线。所述电子电路装置构 造来使所述芯片上无源部件电连接到所述第一配线，以及所述输出信号电连 接到第二配线。因此，所述电流被引离所述第一焊盘。

根据各种实施例，公开了降低电子电路模块的信号损耗的方法。该方法 包括制造电子电路装置，其包括具有芯片上无源部件的集成电路芯片，以及 从电子电路装置产生输出信号。所述输出信号具有有关的电流。该方法还包 括在电子电路装置上形成第一配线和第二配线，在衬底上形成第一焊盘和第 二焊盘，以及在衬底上形成提供在第一和第二焊盘之间传导电流的传导通道 的迹线。该迹线具有与第一焊盘有关的上行信号通道和与第二焊盘有关的下 行信号通道。该方法还包括电连接第一配线到第一焊盘，电连接第二配线到 第二焊盘，以及将电子电路装置构造来使芯片上无源部件电连接到第一配线 以及使输出信号电连接到第二配线。因此，电流被引离第一焊盘。

根据一实施例，公开了降低电子电路模块的信号损耗的设备。该设备包 括用于制造电子电路装置的装置，该电子电路装置包括具有芯片上无源部件 的集成电路芯片，以及用于从电子电路装置产生输出信号的装置。所述输出 信号具有有关的电流。该设备还包括用于在电子电路装置上形成第一配线和 第二配线的装置，用于在衬底上形成第一焊盘和第二焊盘的装置，以及用于 在衬底上形成迹线的装置，以在第一和第二焊盘之间传导电流。该迹线具有 与第一焊盘有关的上行信号通道以及与第二焊盘有关的下行信号通道。该设 备还包括用于电连接第一配线到第一焊盘的装置，用于电连接第二配线到第 二焊盘的装置，以及用于构造电子电路装置的装置，以使芯片上无源部件电 连接到第一配线以及使输出信号电连接到第二配线。因此，电流被引离第一 焊盘。

为了概括本发明的目的，这里已经描述了本发明的某些方面、优点和新 颖性特征。应当理解的是，根据本发明任何特定的实施例不必实现所有这些 优点。因此，如这里可能教导或建议的，本发明可以以实现或优化一个优点 或成组优点的方式实施或者实现，而不必实现其它优点。

附图说明

图1示出根据某些实施例的包括线焊盘的示例性IC模块的放大图。

图2示出用于形成线焊盘的示例性工艺的流程图。

图3示出根据一实施例的图1的IC模块上Ni/Pd/Au线焊盘的截面图。

图4示出根据某些实施例的包括线焊盘的示例性RFIC模块的放大部分。

图5示出根据某些实施例的用于形成Ni/Pd/Au线焊盘的示例性工艺的 流程图。

图6示出根据一实施例的图4的RFIC模块上Ni/Pd/Au线焊盘的截面图。

图7是比较根据某些实施例的具有边缘/侧壁暴露表面和边缘/侧壁镀 覆表面的迹线的RF损耗的图。

图8A-8F示出线焊区域的示例性布局，该线焊区域具有暴露于镀覆的最 小化边缘和侧壁。

图9示出根据一实施例的具有带芯片上无源器件的RFIC的RFIC模块的 放大图。

图10示出根据另一个实施例的具有带芯片上无源器件的RFIC的RFIC 模块的放大部分。

具体实施方式

现在，将参考上述的附图描述所述系统和方法的特征。在附图中，附图 标记重复使用以表示标记元件之间的关联。提供特定的实施方式来图示说明 本发明的实施例，但不用于限制本发明的范围。

线焊是将诸如集成电路（IC）芯片的电路装置连接到封装的下一级的技 术。这些电路装置通常包括多个小的导电线/盘，其通过球焊或楔焊等电连 接到嵌入装置封装或衬底中的导体上的线焊盘。衬底上的线焊盘提供IC和 衬底之间的电连接，允许IC与外界连接。在任何一种类型的线焊中，配线 采用热、压力和超声波能量的某些结合进行焊接而在两端连接。

多个铜图案形成在衬底上，其电连接到电路图案，并且诸如电介质的填 充物被填充在铜图案之间，从而暴露铜图案的上表面。然而，裸铜不容易焊 接或连接，需要用容易焊接或连接的材料镀覆。不应焊接/连接的区域覆盖 有抗镀覆的材料。通常，阻焊剂是指用作掩模的聚合物涂层，并且防止镀覆 材料粘合到遮蔽的铜迹线。表面镀覆材料被镀覆到暴露的铜迹线的顶层以提 供线焊盘。在某些应用中，线焊盘适合于直接线焊在有源电路上，以避免损 坏易碎的器件并且降低功率集成电路的金属电阻。

图1示出根据一实施例的一部分IC模块100，其包括IC102、衬底116、 铜迹线104、线焊盘106a、106b以及连接配线108。IC通过配线108线焊到 线焊盘106。在所示的实施例中，线焊盘106a是6-配线的线焊盘，而线焊 盘106b是3-配线的线焊盘。在其它实施例中，其它数量的配线108可连接 到线焊盘106。线焊盘106包括焊接区域114、侧壁110和边缘112。

图2示出形成线焊盘的示例性工艺200的流程图。工艺200参考图1的 实施例进行描述。状态202开始，衬底116形成有电介质层和导体104层， 衬底116包括在衬底116的上表面上的迹线104，以形成电路通道，如半导 体制造领域的普通技术人员所知。

在状态204，工艺200将焊料掩模施加到IC模块100的要保持无镀覆 材料的那些区域，如半导体制造领域的普通技术人员所知。焊料掩模开口限 定了粘附镀覆材料的区域。在某些实施例中，焊料掩模开口将线焊盘106的 配线焊接区域114、侧壁110和边缘112暴露于镀覆材料。在其它实施例中， 迹线104以及线焊盘106的配线焊接区域114、侧壁110和边缘112对镀覆 工艺开放。

在状态206，铜迹线104的暴露区域（无焊料掩模）镀覆有镀覆材料以 形成线焊盘106，如半导体制造领域的普通技术人员所知。

根据一实施例，镀覆材料是镍/金（Ni/Au）。在状态206，镍层镀覆在 铜迹线104之上，并且金层镀覆在镍层之上。镀覆技术的示例例如包括浸渍 镀覆沉积、电镀和无电镀等。

根据一实施例，铜迹线是在约5微米和约50微米之间的厚度，并且优 选厚约20微米。Ni/Au镀覆中的镍层在约2.5微米至约7.6微米之间的厚度， 并且更优选在约5微米至约7微米之间的厚度。金层为约0.70+/-0.2微 米的厚度，并且更优选为约0.5+/-0.1微米的厚度。

传统上，Ni/Au已经是用于射频集成电路（RFIC）产品的标准表面镀覆 材料。射频（RF）是约30kHz至约300GHz范围上的振荡率。根据一实施 例，RFIC102线焊到镀覆在衬底116的表面上的Ni/Au线焊盘106，以形成 RFIC102与其封装的电连接。然而，金价的上涨增加了与Ni/Au表面镀覆有 关的封装成本。

为了降低封装成本，镍/钯/金（Ni/Pd/Au）镀覆材料用于形成RFIC的 线焊盘。根据一实施例，RFIC102线焊到镀覆在衬底116的表面上的Ni/Pd/Au 线焊盘106，以形成RFIC102与其封装的电连接。Ni/Pd/Au镀覆与Ni/Au 镀覆材料相比采用更少的金，并且，随着金价的上涨，Ni/Pd/Au镀覆比Ni/Au 镀覆材料有利于降低成本。

图3示出根据一实施例的衬底116的表面上的Ni/Pd/Au线焊盘106的 截面图。Ni/Pd/Au线焊盘106包括镍层302、钯层304和金层306。

参见图2和3，在状态206，镍层302镀覆在铜迹线104之上；钯层304 镀覆在镍层302之上，并且金层306镀覆在钯层304之上。镀覆技术的示例 例如包括浸渍镀覆沉积、电镀和无电镀等。

在图3所示的实施例中，铜迹线104的高度H_Cu是在约5微米和约50微 米之间，优选20微米。镍层302的高度H_Ni是在约2.5微米至约7.6微米之 间，并且更优选在约5微米至约7微米之间。钯层304的高度H_Pd是约0.09+/- 0.06微米，并且更优选为约0.1+/-0.01微米。金层306的高度H_Au为约 0.10+/-0.05微米，并且更优选为约0.1+/-0.01微米。

然而，Ni/Pd/Au镀覆表面，由于很薄的钯和金层304、306以及镍层302 的铁磁性质，在射频上的方块电阻高于Ni/Au镀覆表面。方块电阻可应用于 二维系统，其中例如用于半导体的表面最终镀覆的薄膜看作是二维实体。其 与三维系统中的电阻率是类似的。在采用术语方块电阻时，电流必须沿着方 块的平面流过，而不与其垂直。

在上述的Ni/Au线焊盘的实施例中，Ni/Au的方块电阻在2GHz下为约 30mΩ/平方，而在上述和图3所示的Ni/Pd/Au线焊盘实施例中的Ni/Pd/Au 的方块电阻在2GHz下为约150mΩ/平方。因此，根据一实施例，用Ni/Pd/Au 镀覆材料替代Ni/Au镀覆材料镀覆线焊盘106可能导致额外的RF损耗。进 而，这可能影响产品性能和产率。在某些实施例中，Ni/Pd/Au镀覆表面可潜 在地增加RF损耗约0.1dB至约0.4dB，或者等同于影响功率效率约1%至 约4%。

此外，振荡信号经受趋肤效应/表面效应。趋肤效应是交流电流在导体 自身中分布的倾向，以致近导体表面的电流大于导体芯部的电流。也就是说， 电流趋于在导体的表面流动的平均深度称为趋肤深度。趋肤效应导致导体的 有效电阻随着电流的频率而增大，因为很大的导体却携载小电流。趋肤效应 是由于交流电流感应的涡流造成的。例如，随着信号频率的增大到射频频率， 表面深度降低。另外，涡流还导致交流RF电流在导体边缘的聚集。因此， RF电流的主要部分都在导体104的边缘和侧壁流动。

图4示出根据一实施例的RFIC模块400的放大部分，其包括RFIC402、 衬底416、铜迹线404、线焊盘406和焊线108。RFIC402通过焊线108线 焊到线焊盘406。在图示的实施例中，线焊盘406a是6-配线的线焊盘，而 线焊盘406b是3-配线的线焊盘。在其它实施例中，其它数量的配线108， 例如，1、2、3、4、5或大于6，可连接到线焊盘406。线焊盘406包括焊接 区域414、侧壁410和边缘412。

为了降低RF信号损耗，制造工艺可限制Ni/Pd/Au线焊盘406到焊接区 域414，留下侧壁410和边缘412无Ni/Pd/Au镀覆材料。多数RF电流流过 无镀覆的围绕镀覆的线焊区域414的边缘和侧壁，而不流过镀覆的边缘412 和侧壁410，如图1和3所示。因此，降低了RF损耗。

图5示出根据一实施例的用于形成Ni/Pd/Au线焊盘406的示例性工艺 500的流程。参照图4所示的实施例描述工艺500。状态502开始，衬底416 形成有电介质和导体404二者的层，包括在衬底416的上表面上的迹线404， 以形成电路通道，如半导体制造领域的普通技术人员所知。

在状态503，根据一实施例，焊料掩模重构为覆盖线焊盘406的边缘412 和侧壁410。在另一个实施例中，焊料掩模重构为覆盖迹线404以及线焊盘 406的边缘412和侧壁410。焊料掩模开口覆盖线焊区域414，从而使线焊区 域414对镀覆工艺开放，而边缘412和侧壁410不对镀覆开放。根据一实施 例，边缘412由焊料掩模覆盖的宽度应至少宽于焊料掩模开口容许公差 （registration tolerance）。在另一个实施例中，边缘412由焊料掩模覆 盖的宽度为约10微米至200微米，并且优选为50微米至100微米。

在状态504，工艺500将重构的焊料掩模施加到RFIC模块400，如半导 体制造领域的普通技术人员所知。

在状态506，工艺500用Ni/Pd/Au镀覆材料镀覆RFIC模块400，以形 成线焊盘406，如半导体制造领域的普通技术人员所知。镀覆技术的示例例 如包括浸渍镀覆沉积、电镀和无电镀等。

图6示出根据一实施例的在衬底416的表面上的Ni/Pd/Au线焊盘406 的截面。Ni/Pd/Au线焊盘406包括镍层602、钯层604和金层606。如图6 所示，Ni/Pd/Au线焊盘406的边缘412和侧壁410无Ni/Pd/Au镀覆。

参见图5和6，镍层602镀覆在铜迹线404之上；钯层604镀覆在镍层 602之上，并且金层606镀覆在钯层604之上。镀覆技术的示例例如包括浸 渍镀覆沉积、电镀和无电镀等。

在图6所示的实施例中，铜迹线404的高度H_Cu在约5微米和约50微米 之间，并且优选为约20微米。镍层602的高度H_Ni在约2.5微米至约7.6微 米之间，并且更优选为在约5微米至约7微米之间。钯层604的高度H_Pd为 约0.09+/-0.06微米，并且更优选为约0.1+/-0.01微米。金层606的 高度H_Au为约0.10+/-0.05微米，并且更优选为约0.1+/-0.01微米。

图7是比较根据一实施例的具有边缘/侧壁暴露表面和边缘/侧壁镀覆 表面的迹线的RF损耗的图700。图700示出沿着y或垂直轴以分贝（dBs） 表示的功率损耗和沿着x或水平轴以千兆赫（GHz）表示的频率。RF信号的 功率损耗计算为10log₁₀[RF功率输出/RF功率输入]，频率范围为约1.40GHz 至约2.25GHz。

图700包括线710、720、730、740和750，表示RF信号通过RFIC衬 底上各种迹线的功率损耗。线710表示RF信号通过裸铜迹线（没有表面处 理）的RF功率损耗。在约1.9GHz，如点715所示，功率损耗为约0.614dB。

线720表示RF信号通过包括Ni/Au焊盘使其边缘和侧壁无镀覆的铜迹 线的功率损耗，而线730表示通过包括Ni/Au焊盘使其边缘和侧壁镀覆有 Ni/Au镀覆材料的铜迹线的功率损耗。线720上的点725表示功率损耗在约 1.9GHz下的约0.729dB，以及线730上的点735表示功率损耗在约1.9GHz 下的约0.795dB。

线740表示RF信号通过包括Ni/Pd/Au焊盘使其边缘和侧壁无镀覆的铜 迹线的功率损耗，而线750表示通过包括Ni/Pd/Au焊盘使其边缘和侧壁镀 覆有Ni/Pd/Au镀覆材料的铜迹线的功率损耗。线740上的点745表示功率 损耗在约1.9GHz下为约0.923dB，以及线750上的点755表示功率损耗在 约1.9GHz下为约1.191dB。

参见图7所示的实施例，裸铜迹线（线710）提供最小的功率损耗，而 包括具有镀覆边缘和侧壁的Ni/Pd/Au焊盘的迹线（线750）提供最大的RF 功率损耗。具有Ni/Au焊盘的迹线（线720、730）对RF信号产生的功率损 耗小于具有Ni/Pd/Au焊盘的迹线（线740、750）。与包括Ni/Au焊盘的迹线 相比，具有暴露边缘和侧壁的迹线（线720）产生的功率损耗小于具有镀覆 边缘和侧壁的迹线（线730）。类似地，包括具有暴露边缘和侧壁的Ni/Pd/Au 焊盘的迹线（线740）对RF信号产生的功率损耗小于包括具有镀覆边缘和侧 壁的Ni/Pd/Au焊盘的迹线（线750）。如箭头760所示，根据一实施例，对 于RF信号通过没有使其边缘和侧壁镀覆有Ni/Pd/Au镀覆材料的Ni/Pd/Au 焊盘的RF功率损耗小于RF信号通过具有Ni/Pd/Au镀覆边缘和侧壁的 Ni/Pd/Au焊盘的RF功率损耗约0.26dB。

根据一实施例，镀覆线焊区域414以最小宽度暴露到工艺500以实现成 功的和可靠的线焊连接。上面描述的图4和6示出适配在铜迹线404的均匀 宽度内的线焊盘406的实施例。换言之，镀覆线焊区域414的宽度以及未镀 覆边缘412和侧壁414的宽度不超过迹线404在线焊盘406的区域和迹线404 相邻于线焊盘406的区域的均匀宽度。

图8A-8F示出线焊盘的示例性布局或布置，其中镀覆焊接区域414的最 小宽度和至少一个未镀覆边缘412的宽度超过迹线404在线焊盘406的区域 以及迹线404相邻于线焊盘406的区域的均匀宽度。如果，根据一实施例， 在线焊盘406的边缘412覆盖有焊料掩模使其保持无镀覆后，线焊区域414 的最小尺寸要求没有满足，则迹线404的宽度可随着最小边缘暴露而按比例 增加以满足尺寸要求。

图8A-8D示出使暴露边缘412和侧壁410围绕线焊盘406的线焊盘406 的示例性布局。根据一实施例，如果，在线焊盘406的边缘412覆盖有焊料 掩模使其保持无镀覆后，线焊区域414的最小尺寸要求没有满足，则迹线404 的宽度可由于最小边缘的暴露而变形以满足线焊区域414的尺寸要求。换言 之，线焊区域的布局满足或者大于衬底技术的设计原则给出的最小尺寸，并 且同时最小化包括焊接区域的铜迹线的镀覆边缘和侧壁。因此，RF电流在高 阻抗镀覆边缘和侧壁上流过最短的距离。在图8A-8D中，迹线404在线焊盘 406的区域中扩展宽度以容纳线焊区域414。此外，扩展的迹线404允许线 焊盘406在焊料掩模处理期间保持覆盖的边缘412和侧壁410（未示出），这 进而允许完成的线焊盘406沿着线焊盘406的全部周长保持暴露的边缘412 和侧壁410。

图8E和8F示出迹线404包括线焊盘406的示例性布局，但是电路布局 思路限制焊盘尺寸且防止边缘412在掩模工艺期间被焊料掩模覆盖。在一个 实施例中，迹线404随着线焊盘406变形以容纳线焊区域414。在另一个实 施例中，迹线404在线焊盘406容纳线焊区域414的区域中变形。在图8E 中，迹线404随着一个线焊盘406变形以容纳3-配线的线焊区域414。在图 8F中，迹线404随着两个线焊盘406变形以容纳两个2-配线的线焊区域414。 因此，变形的迹线404使得只有最小长度的边缘和侧壁被镀覆，或者换言之， 最大化了未被镀覆边缘和侧壁的长度，以降低RF损耗且保持线焊盘所要求 的可连接区域。

为了降低成本，在某些实施例中，Ni/Pd/Au取代Ni/Au被镀覆到用于 RFIC模块的衬底的表面迹线上以形成线焊区域。然而，Ni/Pd/Au具有的RF 方块电阻高于Ni/Au，并且这导致信号通过Ni/Pd/Au线焊区域的RF损耗高 于行进通过Ni/Au线焊区域的信号。为了降低与高RF损耗镀覆有关的RF损 耗，例如，在某些实施例中，Ni/Pd/Au镀覆、焊料掩模被重构以防止线焊区 域的边缘和侧壁被镀覆。线焊区域留下无诸如Ni/Pd/Au镀覆的高RF损耗镀 覆的边缘和侧壁提供RF电流流过低阻抗材料的通道，这降低了与高阻抗镀 覆材料有关的RF信号损耗。

晶片制造通常涉及在硅或半导体晶片上构建集成电路的工艺。如晶片制 造技术领域的普通技术人员所知，存在很多工艺，例如，外延、掩模和蚀刻、 扩散、离子注入、多晶硅的沉积、电介质制造、光刻/蚀刻、薄膜的沉积、 金属化、玻璃钝化、以及晶片上每个芯片的探测/修整等，以产生符合设计 者的规范的集成电路。

在某些实施例中，希望在RFIC上设置诸如电阻器、电容器或电感器等 的芯片上无源器件，RFIC进一步包括RF输出信号。芯片上无源器件可用作 RF电路中的滤波器、并联滤波器（shunt filter）或谐波频率陷波器等。

图9示出包括衬底810和RFIC818的RFIC模块800的放大部分图。为 了简单起见其中省略了其它电路。衬底810包括RFIC电路迹线812和线焊 盘814a、814b。根据一实施例，线焊盘814a、814b包括Ni/Pd/Au。在另一 个实施例中，线焊盘814a、814b包括高RF损耗镀覆材料。在进一步实施例 中，线焊盘814a、814b包括Ni/Au。根据一实施例，线焊盘814a、814b形 成有边缘和侧壁，如图9所示。在另一个实施例中，线焊盘814a、814b形 成有无表面镀覆材料的边缘和侧壁。

RFIC818包括RF输出820和芯片上无源器件822，例如电容器822。 RF输出820是RFIC818上的位置，从该位置来自RFIC内部电路的RF输出 信号被输出RFIC818并被输入模块800的RF电路。根据一实施例，RFIC818 的布局被构造来使电容器822设置在RF输出820之后在RF模块800的RF 电路812中。在该布局中，当RF输出820线焊到线焊盘818a且芯片上电容 器822线焊到线焊盘814b时，芯片上电容器822在模块800的RFIC818的 RF输出820和RF输出之间。

箭头816表示RF信号的RF电流流动的方向。如所示，RF电流从RF输 出信号820流到模块800的RF输出。RF迹线812位于RF输出信号820和模 块800的RF输出之间的部分是在RF信号的下行通道中，以及迹线812位于 在RF输出820之上、不接收RF电流的部分是在RF信号上行通道中。在图9 中，电容器焊盘814b位于在RF下行通道中。换言之，RF电流从RF输出820 流过衬底810上的其余电路时流过电容器线焊盘814b。根据一实施例，RF 信号通过诸如Ni/Pd/Au电容器焊盘814b的高RF损耗镀覆材料产生额外的 RF信号损耗。

图10示出包括衬底910和RFIC918的RFIC模块900的放大部分。为 了简单起见省略了其它电路。衬底910包括RFIC电路迹线912和线焊盘 914a、914b。根据一实施例，线焊盘914a、914b包括Ni/Pd/Au。在另一个 实施例中，线焊盘914a、914b包括高RF损耗镀覆材料。在进一步实施例中， 线焊盘914a、914b包括Ni/Au。根据一实施例，线焊盘914a、914b形成有 镀覆边缘和侧壁，如图10所示。在另一个实施例中，线焊盘914a、914b形 成有无表面镀覆材料的边缘和侧壁。

RFIC918的布局已经重构以降低与RF电流流过芯片上无源器件的高RF 损耗焊盘有关的RF损耗。RFIC918包括RF输出920和芯片上无源器件922， 例如电容器922。RF输出920是RFIC918上的一位置，从该位置来自RFIC 内部电路的RF输出信号被输出RFIC918并被输入模块900的RF电路。根 据一实施例，RFIC918的布局构造来使电容器922设置在RF输出920之前 在RF模块900的RF电路912中。在该布局中，当RF输出920线焊到线焊 盘918b且芯片上电容器922线焊到线焊盘814a时，芯片上电容器922不在 模块900的RFIC918的RF输出920和RF输出之间。

箭头816再一次表示RF信号的RF电流的流动方向。如所示，RF电流 从模块900的RF输出信号920流动到RF输出。在图10中，无源器件焊盘 914a设置在RF上行通道中。换言之，RF电流在从RF输出920流到衬底910 的其余电路时不流过无源器件线焊盘914a。因此，根据一实施例，芯片上无 源器件设置在RFIC918的布置图或电路图中，从而使用于芯片上无源器件 的衬底910上的焊盘914a处于RF上行信号通道中，降低了与位于芯片上无 源器件焊盘914a在RF信号下行通道中有关的RF信号损耗。

为了降低成本，在某些实施例中，Ni/Pd/Au取代Ni/Au镀到用于RFIC 模块的衬底的表面迹线上以形成线焊区域。然而，Ni/Pd/Au的RF方块电阻 高于Ni/Au，并且这导致信号行进通过Ni/Pd/Au线焊区域的RF损耗高于行 进通过Ni/Au线焊区域的信号。为了减少与诸如Ni/Pd/Au镀覆的高RF损耗 镀覆有关的RF损耗，与RFIC有关的诸如电容器、电阻器或电感器等的芯片 上无源器件相对于RFIC输出信号设置在RF上行通道中。通过将具有无源器 件的IC布置在RF信号上行通道中，RF信号电流在组装模块时不流过无源器 件的高RF损耗焊盘。

尽管参照Ni/Pd/Au表面镀覆对实施例进行了描述，但是所公开的系统 和方法可应用于任何高RF损耗表面镀覆，例如，Sn、Pb以及铁磁材料的其 它表面等。

除非本文另有明确要求，在本说明书和权利要求中，词语“包括”和“包 含”等应解释为包含的意思，与部包含的或穷举的意思相反；也就是说，其 是“包括，但不限于”的意思。这里通常使用的词语“耦合”或“连接”是 指可直接连接或借助于一个或多个中间元件连接的两个或多个元件。另外， 词语“这里”、“上述”、“下述”以及类似意思的词语，当在本说明书中使用 时，是指本说明书的全部而不是本说明书的任何特定的部分。如果上下文允 许，在上面具体实施方式使用单数或者复数的词语也可分别包括复数或单 数。两个或多个项目的列表涉及的词语“或者”覆盖下面其解释的全部：列 表中的任何项、列表中的所有项以及列表中的各项的任何组合。

而且，本文使用的条件语言，例如，其中的“能够”、“可能”、“可”、 “可以”、“例如”、和“诸如”等，除非特别指出或者所使用的上下文中有 另外的理解，通常是指传达某些实施例包括，而其它实施例不包括，某些特 征、元素和/或状态。因此，不管有或没有作者指明或提示，无论这些特征、 元素和/状态包括或要实现在任何的特定实施例中，这样的条件语言通常不 意味着暗示这些特征、元素和/状态为一个或多个实施例要求的任何方式， 或者一个或多个实施例必须包含决定的逻辑，

某些实施例的上面的具体描述不意味着是穷尽性的或者将本发明限制 为上面公开的精确形式。尽管为了说明的目的，上面对本发明的特定实施例 和示例进行了描述，但是在本发明的范围内可进行各种等同的修改，如有关 技术领域的普通技术人员理解的。例如，虽然以所给的顺序展示了某些工艺 或者模块，但是选择性实施例可以以不同的顺序执行具有步骤的程序或者使 用具有模块的系统，并且可省略、移动、添加、细分、组合和/或修改这些 工艺或模块。这些工艺或模块的每一个可以以各种不同的方式实施。此外， 虽然有时显示工艺或模块是以系列的方式执行，但是这些工艺或模块也可以 代之以并列的方式执行，或者可在不同的时期执行。

这里提供的本发明的教导可应用于其它系统，不必是上面描述的系统。 上面描述的各种实施例的元素和作用可结合或组合以提供进一步的实施例。

尽管已经对本发明的某些实施例进行了描述，但是这些实施例仅以示例 的方式出现，而不意味着限制本发明的范围。实际上，本文描述的新颖的方 法和系统可以以各种其它形式实施；此外，在不脱离本发明精神的情况下， 可以对这里所描述的方法和系统的形式进行各种省略、替代和变化。所附的 权利要求和它们的等同物旨在覆盖会落入本发明的范围和精神内的这样的 形式或修改。