非挥发性存储器及非挥发性存储器的制造方法

摘要

一种非挥发性存储器和非挥发性存储器制造方法。根据一个实施例的非挥发性存储器可包括：深阱(Deep Well)，其配备在基板上；第1阱，其配备在所述深阱区域内；第2阱，其配备在所述深阱区域内与所述第1阱隔离；第1场效应晶体管（MOSFET），其配备在所述第1阱上；第2场效应晶体管，其配备在所述第2阱上。根据一个实施例的非挥发性存储器的制造方法，可将控制MOSFET的阱区域与相邻的存储单元的控制MOSFET的阱区域共享，或是将隧穿MOSFET的阱区域与相邻的存储单元的隧穿MOSFET的阱区域共享，从而可减少存储单元的面积。

说明书

技术领域

以下发明是涉及一种非挥发性存储器及非挥发性存储器的制造方法，特 别是，涉及一种在较低的电压中，用于执行记录、删除、及读取操作的单一 的多晶硅型EEPROM(Single Polysilicon EEPROM)的结构、制造方法及操作 方法。

技术背景

一般情况下，经常使用双层多晶硅(Dual Polysilicon)EEPROM或闪存 (Flash Memory)来作为利用硅半导体工程的非挥发性存储器(Non Volatile  Memory)元件。其中，双层多晶硅EEPROM是将两层的多晶硅积层作为浮 栅(Floating Gate)和控制栅(Control Gate)来使用。该积层栅极类型的存储器元 件，虽然信元尺寸较小，但是电路及制造工程复杂，从而不适合作为低密度 及低价格的存储器元件。

在利用射频认可标签（RFID Tag）芯片的多个领域中，需要相对来说具 较小存储容量及价格低廉的存储器元件。为此，一般使用与CMOS工程兼 容的单一的多晶硅(Single Poilysilicon)EEPROM。

单一的多晶硅EEPROM元件的程序可通过两种方法被执行。第一种方 法是利用信道热电子注射(Channel Hot Electron Injection)。利用信道热电子注 射的程序方法是在场效应晶体管MOSFET(metal oxide semiconductor field  effect transistor)的源电极与漏电极之间的信道区域中形成较强的电场，使因 较强的电场具较高运动能源的电子中的一部分通过二氧化硅膜的位垒从而被 注入至浮栅。被注入至浮栅的电子因绝缘膜的位垒被绝缘，结果，MOS的 阈电压可提高。

第二种方法是利用F-N隧穿(Fowler-Nordheim Tunneling)。利用F-N隧 穿的程序方法是在栅极与源电极/漏电极/阱电极之间的二氧化硅膜认可出较 高的电场时，利用隧穿电流针对电场指数函数性地增加的现象。较高的电场 可引发MOS中电子的F-N隧穿现象，从而电子被注入至浮栅，由此MOS 的阈电压升高。

发明内容

技术课题

提供一种非挥发性存储器的制造方法，其不需要附加的工程，仅通过 CMOS工程便可制成。

提供一种在较低的电压也可运作的非挥发性存储器，其利用制备在两个 被隔离的阱(well)上的控制MOS电容器与隧穿(Tunneling)MOS电容器。

提供一种非挥发性存储器的制造方法，使控制MOS电容器的阱区域与 相邻的存储单元的控制MOS电容器的阱区域共享，或是使隧穿MOS电容 器的阱区域与相邻的存储单元的隧穿MOS电容器的阱区域共享，从而可减 少存储单元的面积。

提供一种非挥发性存储器的运作方法，如上述的隧穿MOS电容器，使 共享的阱区域的电压保持一致，并使源电压及漏电压不同于相邻的单元，从 而可仅在选择的存储单元中写入数据或删除数据。

提供一种非挥发性存储器的制造方法，将读取操作时所需的MOS晶体 管包含在隧穿MOS电容器的阱区域中，或是将隧穿MOS电容器作为读取 操作的MOS晶体管来使用，从而可减少存储单元的面积。

技术方案

根据一个实施例的非挥发性存储器，可包括：深阱(Deep Well)，其配备 在基板上；第1阱，其配备在所述深阱区域内；第2阱，其配备在所述深阱 区域内与所述第1阱隔离；第1场效应晶体管（以下称：第1MOSFET）， 其配备在所述第1阱上；第2场效应晶体管（以下称：第2MOSFET），其 配备在所述第2阱上。

根据一个实施例的非挥发性存储器，可将第1MOSFET（控制MOS）的 阱区域与相邻的存储单元的第1MOSFET的阱区域共享，或是将第 2MOSFET（隧穿MOS）的阱区域与相邻的存储单元的第2MOSFET的阱区 域共享，从而可减少存储单元的面积。

根据一个实施例的非挥发性存储器，将第2MOSFET中共享的阱区域 的电压相一致地保持，并使源/漏的电压与相邻的存储单元不同，从而可在 共享阱区域的同时，仅将数据记录在选择的存储单元中，或是将数据删除。

根据一个实施例的将数据存储在存储单元的方法，相一致地保持被共享 的阱区域的电压，并与源/漏的电压不同，以F-N隧穿方式来使用数据。此 外，相一致地保持被共享的阱和源的电压，并与漏的电压不同，以信道热电 子注入方式来记录数据。

根据一个实施例的在存储单元中将数据删除的方法，相一致地保持被共 享的阱区域的电压，并与源/漏的电压不同，以F-N隧穿方式来清除数据。 此外，相一致地保持被共享的阱和源的电压，并与漏的电压不同，以带之间 隧穿(Band-to-Band Tunneling)方式来清除数据。

根据一个实施例的非挥发性存储器，可进一步包括：选择性晶体管 (Select Transistor)，其配备在所述第2阱上。

根据一个实施例的非挥发性存储器的制造方法，可包括以下步骤：将深 阱制备在基板上；在所述深阱区域内制备第1阱和与所述第1阱隔离的第2 阱；在所述第1阱和第2阱上制备绝缘隔离层，并在绝缘隔离层上制备浮栅； 在所述深阱区域、所述第1阱区域、所述第2阱区域内制备扩散区域。

根据一个实施例的非挥发性存储器的制造方法，可进一步包括以下步骤： 在所述深阱区域内将第3阱制备在所述第1阱区域与所述第2阱区域之间， 且所述第3阱比所述深阱浅。

根据另一个实施例的非挥发性存储器，可包括：第1深阱，其配备在基 板上；第1阱，其配备在所述第1深阱区域内；第1MOSFET，其配备在所 述第1阱上；第2深阱，其配备在所述基板上与所述第1深阱隔离；第2阱， 其配备在所述第2深阱区域内；第2MOSFET，其配备在所述第2阱上。

根据另一个实施例的非挥发性存储器，可进一步包括：第3阱，其配备 在所述第1深阱及所述第2深阱之间，使所述第1深阱及所述第2深阱分离。

根据另一个实施例的非挥发性存储器的制造方法，可包括以下步骤：将 第1深阱和第2深阱制备在基板上；在所述第1深阱区域内制备第1阱，且 在第2深阱区域内制备第2阱；在所述第1阱和第2阱上制备绝缘隔离层， 并在绝缘隔离层上制备浮栅；在所述第1深阱区域、所述第2深阱区域、所 述第1阱区域、所述第2阱区域内制备扩散区域。

根据一个实施例的非挥发性存储器的制造方法，可进一步包括以下步骤： 在所述第1深阱区域与所述第2深阱区域之间制备第3阱。

技术效果

根据一个实施例的非挥发性存储器的制造方法，其不需要附加的工程， 仅通过CMOS工程便可制成在较低的电压中也可进行运作的非挥发性存储 器。

根据一个实施例的非挥发性存储器，其利用制备在两个被隔离的阱上的 控制MOS电容器与隧穿MOS电容器，在较低的电压中也可运作。

根据一个实施例的非挥发性存储器的制造方法，使控制MOS电容器的 阱区域与相邻的存储单元的控制MOS电容器的阱区域共享，或是使隧穿 MOS电容器的阱区域与相邻的存储单元的隧穿MOS电容器的阱区域共享， 从而可减少存储单元的面积。

根据一个实施例的非挥发性存储器，如上述的隧穿MOS电容器，使共 享的阱区域的电压保持一致，并使源电压及漏电压不同于相邻的单元，从而 在共享阱区域的同时，可仅在选择的存储单元中记录数据或删除数据。

提供一种非挥发性存储器的制造方法，将读取操作时所需的MOS晶体 管包含在隧穿MOS电容器的阱区域中，或是将隧穿MOS电容器作为读取 操作的MOS晶体管来使用，从而可减少存储单元的面积。

附图说明

图1是示出根据一个实施例的非挥发性存储器结构的正视图。

图2是示出根据一个实施例的非挥发性存储器结构的侧视图。

图3是示出根据一个实施例的多个存储单元以阵列形态配置的非挥发性 存储器结构的正视图。

图4至图7是示出第1MOSFET的结构的多种例子。

图8是示出根据另一个实施例的非挥发性存储器结构的侧视图。

图9是示出根据又另一个实施例的以存储单元为单位的非挥发性存储器 结构的正视图。

图10是用于说明根据一个实施例的非挥发性存储器的制造方法的流程 图。

图11是用于说明根据又一个实施例的非挥发性存储器的制造方法的流 程图。

具体实施方式

以下，参照附图对本发明的实施例进行详细地说明。以下特定的结构性 及功能性的说明仅为了说明本发明的实施例被示出，但是，本发明的范围并 不仅局限于以下说明的实施例。此外，各附图中示出的参照符号表示相同的 部件。

在以下的说明书中，非挥发性存储器可以是单一栅极结构的单一的多晶 硅非挥发性(Single Polysilicon Non-Volatile Memory)

图1是示出根据一个实施例的以存储单元(memory cell)100为单位的非 挥发性存储器结构的正视图。

参照图1，以存储单元100为单位的非挥发性存储器可包括基板105、 导电型深阱(Deep Well)110、导电型第1阱120、导电型第2阱125、浮栅 180、第1MOSFET135、第2MOSFET140。第1MOSFET135制备在导电型 第1阱120上，且第2MOSFET140制备在导电型第2阱125上。

以下，为了方便说明，假设基板105为P类型的基板，导电型深阱110 为N类型的深阱，导电型第1阱120及导电型第2阱125分别为P类型的 阱，且第1MOSFET135及第2MOSFET140分别为N类型的 MOSFET(NMOS)。但是，如上所述的假设仅为方便说明，实施例的范围并 受其限制，在互为相反的类型中也可相同地被执行。例如，基板105可以是 N类型的基板，导电型深阱110为P类型的深阱，导电型第1阱120及导电 型第2阱125分别为N类型的阱，且第1MOSFET135及第2MOSFET140分 别为P类型的MOSFET(PMOS)。

深阱110可制备在基板105上，且深阱110区域内可具备有第1阱120 和第2阱125。第3阱160作为深阱110区域内不相当于第1阱120和第2 阱125的区域，可被附加制备，其与深阱110为相同的类型，且比深阱110 浅。

此外，深阱110可包括用于深阱110联结(tie)的相同类型的扩散区域 145。例如，深阱110为N类型时，扩散区域145也可以是N类型。当第 1MOSFET135为NMOS时，第1MOSFET135可包括N类型的漏115、N类 型的源155、及P类型的联结150。在这种情况下，各自与第1MOSFET135 的漏115、源155、及联结150连接的终端，电线路被各自分离，或是多个 被连接而形成。

当第2MOSFET140为NMOS时，与第1MOSFET135相同，第 2MOSFET140可包括N类型的漏130、N类型的源175、及P类型的联结 170。

通过第1MOSFET135可控制存储单元100的运作，且第2MOSFET140 可将数据存储在存储单元100或将存储单元100中存储的数据删除。

第1阱120和第2阱125可互相隔离，且制备在第1阱120上的第 1MOSFET135和制备在第2阱125上的第2MOSFET140可各自作为控制 MOS电容器和隧穿MOS电容器来运作。

第1阱120和第2阱125中的至少一个可在非挥发性存储器内相邻的存 储单元之间共享。例如，第1阱120可与相邻的存储单元（未示图）的第1 阱120互相共享，且第2阱125也可与相邻的存储单元的第2阱125互相共 享。由此，可减少由多个存储单元构成的非挥发性存储器的尺寸。

图2是示出根据一个实施例的非挥发性存储器结构的侧视图。具体地， 图2是基于图1中所示出的非挥发性存储器的表示线A1-A2所观察到的侧 视图。

参照图2，以存储单元200为单位的非挥发性存储器可包括基板205、 导电型深阱210、导电型第1阱220、导电型第2阱225、浮栅225、第 1MOSFET230、第2MOSFET235。第1MOSFET230可制备在导电型第1阱 220上，且第2MOSFET235可制备在导电型第2阱225上。

此外，深阱210可包括用于深阱210联结(tie)的相同类型的扩散区域 240。例如，深阱210为N类型时，扩散区域240也可以是N类型。当第 1MOSFET230为NMOS时，第1MOSFET230可包括N类型的漏260、N类 型的源250、及P类型的联结245。当第2MOSFET235为NMOS时，与第 1MOSFET230相同，第2MOSFET235可包括N类型的漏265、N类型的源 270、及P类型的联结275。此外，第3阱215作为深阱210区域内不相当 于第1阱220和第2阱225的区域，可被附加制备，其与深阱210为相同的 类型，比深阱210浅。

以下，基于图2，针对将数据记录在非挥发性存储器中所包含的存储单 元200中或将记录的数据删除的运作，以及读取记录在存储单元200中的数 据的运作进行说明。

为了将数据记录在非挥发性存储器中所包含的存储单元200中，可利用 F-N隧穿(Fowler-Nordheim Tunneling)或信道热电子注入。

首先，对利用根据一个实施例的F-N隧穿来将数据记录在存储单元200 的运作进行说明。

在深阱210内的扩散区域240中所连接的终端DNW中认可阳极电压， 且在第1MOSFET230的漏260中连接的终端ND1、源250中连接的终端 NS1、联结245中连接的终端PW1的至少一个中认可阳极的程序电极（对 应于数据记录的电压）。此外，在第2MOSFET235的联结275中连接的终 端PW2中认可0V或阴极的程序电压。用于深阱210联结的扩散区域240 也可被浮动(floating)。

此外，在通过程序选择（选择将数据记录）的存储单元200中，可在第 2MOSFET235的漏265中连接的终端ND2和源270中连接的终端NS2的至 少一个中认可阴极的程序电压。此外，通过程序没有被选择的其他存储单元 （未示图）中所包含的第2MOSFET（未示图）的漏中连接的终端和源中连 接的终端可浮动或认可地电压（0V）。

如上所设置时，在通过程序被选择的存储单元200中，根据第 1MOSFET230和第2MOSFET235的耦合比例将阳极的电压引入至第 2MOSFET235的浮栅255，且第2MOSFET235的漏265和源270之间所形 成的信道区域满足反转(inversion)状态的条件。由于可以从阴极的程序电压 被认可的第2MOSFET235的漏265或源270，或是从漏265和源270提供电 子，因此，从浮栅255往第2MOSFET235的漏265、源270、以及漏265和 源270之间所形成的信道区域的方向可形成有电场。经第2MOSFET235的 漏265、源270、以及信道区域的方向所形成的电场，产生F-N隧穿，从而 电子被注入至浮栅255。

相反，在通过程序没有被选择的存储单元200中，虽然阳极的电压被引 入至第2MOSFET235的浮栅255，但是，由于第2MOSFET235的漏265和 源270被浮动或连接至地面，因，第2MOSFET235的漏265和源270之间 的信道区域没有提供电子。因此，在通过程序没有被选择的存储单元200中， 第2MOSFET235的信道区域为深耗尽层(Deep Depletion)状态。在这种情况 下，由于从第2MOSFET235的浮栅255往漏265、源270、以及信道区域的 方向形成的电场不能充分地引发F-N隧穿，因此，通过程序没有被选择的存 储单元200的浮栅255没有注入电子。

以下，对利用根据一个实施例的信道热电子注入来将数据记录在存储单 元200的运作进行说明。

在深阱210内的扩散区域240中所连接的终端DNW中认可阳极电压， 并在第1MOSFET230的漏260中连接的终端ND1、源250中连接的终端 NS1、联结245中连接的终端PW1的至少一个中认可阳极的程序电极（对 应于数据记录的电压）。此外，在第2MOSFET235的联结275中连接的终 端PW2中和源270中连接的终端NS2连接于地面（0V）。用于深阱210联 结的扩散区域240也可被浮动。

此外，在通过程序被选择的存储单元200中，在第2MOSFET235的漏 265中连接的终端ND2中认可阳极的程序电压，且通过程序没有被选择的其 他存储单元（未示图）中所包含的第2MOSFET（未示图）的漏中连接的终 端可浮动认可地电压(0V)。

如上所设置时，在通过程序被选择的存储单元200中，根据第 1MOSFET230和第2MOSFET235的耦合比例将阳极的电压引入至第 2MOSFET235的浮栅255，且第2MOSFET235的漏265和源270之间所形 成的信道区域满足反转状态的条件。因此，第2MOSFET235被打开(turn on)， 通过第2MOSFET235的终端ND2中所认可的程序电压，电流可从第 2MOSFET235的漏265流动至源270。第2MOSFET235的漏接合区域或漏 265和源270之间的信道区域中所产生的信道热电子(Channel Hot Electron, 在信道内具有高运动能量的电子)可穿过第2MOSFET235的绝缘隔离膜被注 入至浮栅255。随信道热电子被注入至浮栅255，第2MOSFET235的阈电压 可提高。

相反，由于在通过程序没有被选择的存储单元200的情况下，第 2MOSFET235的漏265被俘动或被连接至地面，因此，从第2MOSFET235 的漏265至源270没有电流流动。因此，不产生信道热电子，且电子不注入 至浮栅255。

以下，基于图2，对将非挥发性存储器中包含的存储单元200中所记录 的数据进行删除的运作进行说明。为了将非挥发性存储器中包含的存储单元 200中所记录的数据进行删除(erase)，可利用F-N隧穿或带之间隧穿(Band- to-Band Tunneling)。

首先，对利用根据一个实施例的F-N隧穿，将记录在存储单元200中的 数据删除的运作进行说明。

在与深阱210内的扩散区域240连接的终端DNW中认可0V的电压或 使其浮动(Floating)，并在与第1MOSFET230的漏260连接的终端ND1、与 源250连接的终端NS1、以及与联结245连接的终端PW1的至少一个中认 可阴极的程序电极（对应于数据删除的电压）。此外，与第2MOSFET235 的联结275连接的终端PW2认可0V的电压或使其浮动。

此外，在选择为删除的存储单元200中，在与第2MOSFET235的漏 265连接的终端ND2和与源270连接的终端NS2的至少一个中认可阳极程 序电极。此外，与没有被选择为删除的其他存储单元（未示图）中所包含的 第2MOSFET（未示图）的漏连接的终端，以及与源连接的终端认可地面电 压（0V）或使其浮动。

如上所设置时，在选择为删除的存储单元200中，根据第 1MOSFET230和第2MOSFET235的耦合比例将阴极电压引入至第 2MOSFET235的浮栅255，此外，从阳极电压被认可的第2MOSFET235的 漏265或源270往浮栅255方向形成大的电场，通过F-N隧穿，浮栅255的 电子被清除。

相反，在没有选择为删除的存储单元200时，将阴极电压引入至第 2MOSFET235的浮栅255。但是，由于第2MOSFET235的漏265及源270 被浮动或与地面连接，所以，从第2MOSFET235的漏265或源270往浮栅 255方向形成的电场不够充分引发F-N隧穿。因此，没有选择为删除的存储 单元200的浮栅255中存在的电子没有被清除。

以下，对利用根据一个实施例的带之间隧穿将记录在存储单元200中的 数据删除的运作进行说明。

在与深阱210内的扩散区域240连接的终端DNW中认可0V的电压或 使其浮动，并在与第1MOSFET230的漏260连接的终端ND1、与源250连 接的终端NS1、以及与联结245连接的终端PW1的至少一个中认可阴极的 程序电极（对应于数据删除的电压）。此外，与第2MOSFET235的联结275 连接的终端PW2认可阴极程序电压或使其浮动。

此外，在选择为删除的存储单元200中，在与第2MOSFET235的漏 265连接的终端ND2中认可阳极程序电极，且在与源270连接的终端NS2 中认可地电压。此外，与没有被选择为删除的其他存储单元（未示图）中所 包含的第2MOSFET（未示图）的漏连接的终端，以及与源连接的终端认可 地面电压（0V）或使其浮动。

如上所设置时，在选择为删除的存储单元200中，根据第 1MOSFET230和第2MOSFET235的耦合比例将阴极电压引入至第 2MOSFET235的浮栅255，经引入至第2MOSFET235的浮栅255的阴极电 压，在第2MOSFET235的信道区域中穴(hole)被蓄积，并在与阳极电压被认 可的第2MOSFET235的漏265区域的P-N接合(Junction)区域中产生反偏压 (reverse bias)。此外，经引入至第2MOSFET235的浮栅255的阴极电压，第 2MOSFET235的漏265区域中的电场变得更大。

第2MOSFET235的漏265区域中的电场，其在第2MOSFET235的漏 265区域和信道区域之间的接合区域中产生经带之间隧穿的电子穴对，且生 成的电子移动至第2MOSFET235的漏265。此外，产生的穴随信道移动，同 时经碰撞电离(Impact Ionization)产生电子穴对，由于获得能量的穴被注入 至第2MOSFET235的浮栅255，因此，数据可被删除（即，电子经穴被删 除）。

最后，对读取根据一个实施例的存储单元200中所记录的数据的运作进 行说明。

在与深阱210内的扩散区域240连接的终端DNW、与第1MOSFET230 的漏260连接的终端ND1、与源250连接的终端NS1、以及与联结245连 接的终端PW1中分别认可阳极电压或使其浮动。此外，在与第 2MOSFET235的源270连接的终端NS2，以及与联结275连接的终端PW2 中认可地电压，并在于漏265连接的终端ND2中认可阳极的读取电压。

如上所设置时，当存储单元200被编程时（即，电子被注入至浮栅255 时），由于第2MOSFET235被关闭(Turn Off)，因此，第2MOSFET235的漏 265与源270之间电流不流动。此外，存储单元200中记录的数据被删除时 （即，浮栅255中电子被清除时），由于第2MOSFET235被打开(turn on)， 因此，第2MOSFET235的漏265与源270之间电流被流动。如上所述，根 据电子是否被注入至浮栅255，来决定第2MOSFET235的漏265与源270之 间电流的流动，由此，可区别相应的存储单元200为被编程状态还是存储单 元200中数据被删除的状态。

至此，参照图2，对非挥发性存储器的存储单元200中记录数据、删除 或读取记录的数据的运作进行了说明。以下，将其整理为如表1所示出的表 格。

【表1】

上述的表1中，电压V1～V11是根据记录/删除/读取操作，作为在第 1MOSFET230或第2MOSFET235的各终端中被认可的电压，表示预先设置 大小的电压

将数据记录在存储单元220的操作可通过表1的1）、2）方法的组合 被执行。例如，在规定的时间期间，利用F-N隧穿来将数据记录在存储单元 200中，且在其他时间期间，利用信道热电子注入来将数据记录在存储单元 200中。

此外，对于将存储单元200中记录的数据删除的操作，可执行表1的3） 至5）中的一个以上的方法的组合。例如，在规定的时间期间，利用F-N隧 穿将记录在存储单元200中的数据删除，且在其他时间期间，利用带之间隧 穿将记录的数据删除。

上述的非挥发性存储器可制成单一的多晶硅，从而在较低的电压中实现 数据的记录/删除/读取的操作。因此，不需要类似横向扩散LDMOSFET (Laterally Diffused MOSFET)等支持高电压的另外的元件，且在CMOS工程 中便可制造非挥发性存储器元件而不需要附加的工程。

此外，非挥发性存储器在执行数据的记录/删除/读取操作时，由于使用 F-N隧穿、F-N隧穿和带之间隧穿、或是F-N隧穿和信道热电子注入等方法， 因此可减少电力消耗。

此外，由于以隧穿区域进行运作的第2MOSFET235区域可执行用于读 取数据的晶体管的功能，且另外认可隧穿区域的第2阱和源270/漏265区域 的电源，因此，可将第2阱225与相邻的存储单元共享，从而可减少非挥发 性存储器的尺寸。

图3是示出根据一个实施例的多个存储单元以阵列形态配置的非挥发性 存储器结构的正视图。

图3的非挥发性存储器300示出图1至图2中所说明的一个存储单元由 多个被构成的情况。具体来说，图3中示出非挥发性存储器300可包括4个 存储单元310、320、330、340。

多个存储单元310、320、330、340可互相共享第2阱。此外，上/下相 邻的多个存储单元310、330或320、340可互相共享第1阱。由此，包含多 个存储单元的非挥发性存储器的尺寸可减小。相邻的存储单元可具备相对称 得结构或相同的结构。

图4至图7是示出第1MOSFET的结构的多种例子。

在图4至图7中，为了方便说明，假设第1MOSFET为NMOS。参照图 4至图7，当第1MOSFET的漏、源、及联结中相同的电压被认可时，第 1MOSFET可具备MOS电容器的结构。此外，第1MOSFET可包括一个以 上的n+型区域及一个以上的p+型扩散区域中的至少一个。

例如，参照图4，第1MOSFET400可包括p+型扩散区域420和n+型扩 散区域430。在这种情况下，浮栅410可制备成与n+型扩散区域430一部分 区域重叠，或是与p+型扩散区域420隔离。此外，参照图5，第 1MOSFET500可由浮栅510和一个p+型扩散区域520来构成。此外，如图 6所示，第1MOSFET600可包括在浮栅610两侧分别与浮栅重叠的n+型扩 散区域620和p+型扩散区域630。也可以如图7所示出的，第 1MOSFET700由浮栅710和两个n+型扩散区域720、730来构成。

图8是示出根据另一个实施例的非挥发性存储器结构的侧视图。

参照图8，以存储单元800为单位的非挥发性存储器可包括：第1深阱 810、第2深阱805，且第1深阱810和第2深阱805可分别包括第1阱815 和第2阱820。此外，存储单元800可包括浮栅875、第1MOSFET830、第 2MOSFET835。第1MOSFET830可配备在第1阱815上，且第 2MOSFET835可配备在导电型第2阱820上。

此外，第1深阱810可包括用于第1深阱810联结的相同类型的扩散区 域840。例如，第1深阱810为N类型时，扩散区域840也可以是N类型。 此外，第2深阱805也可包括用于第2深阱805联结的相同类型的扩散区域 892。

当第1MOSFET830为NMOS时，第1MOSFET830可包括N类型的漏 860、N类型的源850、及P类型的联结845。当第2MOSFET835为NMOS 时，与第1MOSFET830相同，第2MOSFET835可包括N类型的漏885、N 类型的源890、及P类型的联结891。此外，第4阱865作为第1深阱810 区域内不相当于第1阱815的区域，可被附加制备，其与第1深阱810为相 同的类型，且比第1深阱810浅。

此外，非挥发性存储器在第1深阱810与第2深阱805之间可包括第3 阱825或扩散区域870中的至少一个。制备在第1深阱810与第2深阱805 之间的第3阱825或扩散区域870，相比第1深阱810与第2深阱805，可 更有效地被分离，并可执行用于相一致地提供基板的电势的功能。

例如，第1深阱810和第2深阱805可以是N类型，且第1阱815、第 2阱820、第3阱825、以及第1深阱810与第2深阱805之间所形成的扩 散区域870为P类型。在这种情况下，在非挥发性存储器所包含的存储单元 800中，将数据记录、删除、读取的操作中，与第1深阱810连接的终端 DNW1和与第2深阱805连接的终端DNW2中可分别认可与第1深阱810 和第2深阱805不产生顺方向二极管电压的随意电压。

图9是示出根据又另一个实施例的存储单元单位的非挥发性存储器结构 的正视图。

参照图9，以存储单元900为单位的非挥发性存储器可包括：基板910、 导电型深阱920、导电型第1阱915、导电型第2阱925、浮栅980、第 1MOSFET945、第2MOSFET950。此外，存储单元900可进一步包括：选择 性晶体管(Selector Transistor)960。其中，第1MOSFET945可配备在导电型第 1阱915上，且第2MOSFET950可配备在导电型第2阱925上。

此外，深阱920可包括用于深阱920联结的相同类型的扩散区域965。 当第1MOSFET945为NMOS时，第1MOSFET945可包括N类型的漏905、 N类型的源975、及P类型的联结970。当第2MOSFET950为NMOS时， 与第1MOSFET945相同，第2MOSFET950可包括N类型的漏930、N类型 的源940、及P类型的联结935。此外，第3阱955作为深阱920区域内不 相当于第1阱915和第2阱925的区域，可被附加制备，其与深阱920为相 同的类型，比深阱920浅。

相比于图1中的存储单元，图9的非挥发性存储器中所包含的存储单元 900进一步包括的选择性晶体管960。以下省略图9中与图1的内容相重复 的说明。由于选择性晶体管960在记录及删除数据时，可使存储单元的电源 认可方法多样化，因此，可更容易地进行驱动电路的设计。

图10是用于说明根据一个实施例的非挥发性存储器的制造方法的流程 图。

首先，在步骤1010中，在基板上可制备导电型深阱(Deep Well)。例如， 可在P类型的基板上制备N类型的深阱。

在步骤1020中，深阱区域内第1阱和第2阱可互相隔离地被制备。或 是深阱区域内第1阱和第2阱不互相重复，同时附加制备有比深阱浅的第3 阱。

在这种情况下，当非挥发性存储器包括多个存储单元时，第1阱和第2 阱中的至少一个可在多个存储单元之间被共享。例如，包含在非挥发性存储 器中且互相相邻的存储单元可共享第1阱、第2阱、或是第1阱和第2阱。 与此相同，第1存储单元和第2存储单元可共享第2阱。

在步骤1030中，在第1阱和第2阱上制备绝缘隔离层，且绝缘隔离层 上可制备浮栅。第1阱上制备的浮栅和第2阱上制备的浮栅可互相电连接。

此外，在步骤1040中，可在深阱、第1阱、和第2阱内制备扩散区域。 深阱可包括用于深阱联结(tie)的相同类型的扩散区域。例如，深阱为N类型 时，扩散区域也可以是N类型。

为了将第1MOSFET制备在第1阱，可将n+型扩散区域和一个以上的 p+型扩散区域中的至少一个制备在第1阱。与此相同，为了将第2MOSFET 制备在第2阱，可将n+型扩散区域和一个以上的p+型扩散区域中的至少一 个制备在第2阱。或是可以在第1阱和第2阱中制备用于联结的扩散区域。

每一个扩散区域中可连接有电压被认可的终端，且，每一个终端，电线 路被各自分离或是多个被连接而形成。

在这种情况下，针对非挥发性存储器记录数据的操作可以是基于第 1MOSFET和第2MOSFET中被认可的电压，利用F-N隧穿、信道热电子注 入将电子注入至浮栅从而被执行。此外，将记录在非挥发性存储器中的数据 删除的操作可以是利用F-N隧穿、带之间隧穿，将注入至浮栅的电子清除从 而被执行。此外，读取非挥发性存储器中记录的数据的操作可以是基于是否 存在注入至浮栅的电子来判断将第2MOSFET打开或关闭从而被执行。

例如，在说明步骤1010至步骤1040时，首先，可将N类型的深阱制 备在P类型的基板上。此后，将互相隔离的P类型的第1阱和P类型的第2 阱制备在N类型的深阱区域内。此外，在深阱区域内附加制备N类型的第3 阱，其作为不相当于第1阱和第2阱的区域，比深阱浅。随后可在第1阱和 第2阱上制备绝缘隔离层，且，绝缘隔离层上制备有浮栅。随后，可将n+ 类型的扩散区域制备在深阱区域内，并将p+类型的联结区域、n+类型的源 区域、n+类型的漏区域制备在第1阱内。此外，与此相同，将p+类型的联 结区域、n+类型的源区域、n+类型的漏区域也制备在第2阱内。

图11是用于说明根据又一个实施例的非挥发性存储器的制造方法的流 程图。

首先，在步骤1110中，可将第1深阱和第2深阱互相隔离地制备在基 板上。例如，可在基板上制备N类型的第1深阱和N类型的第2深阱。

在步骤1120中，可将第1阱制备在第1深阱区域内，将第2阱制备在 第2深阱区域内。此外，第1深阱和第2深阱的之间区域可制备第3阱。该 第3阱可位于第1阱和第2阱之间，并具备与各阱电分离的构造。

在步骤1130中，在第1阱和第2阱上制备绝缘隔离层，且绝缘隔离层 上可制备浮栅。第1阱上制备的浮栅和第2阱上制备的浮栅可互相电连接。

此外，在步骤1140中，可在深阱、第1阱、第2阱、第3阱区域内制 备扩散区域。深阱可包括用于深阱联结(tie)的相同类型的扩散区域。例如， 深阱为N类型时，扩散区域也可以是N类型。

为了将第1MOSFET制备在第1阱，可将n+型扩散区域和一个以上的 p+型扩散区域中的至少一个制备在第1阱。与此相同，为了将第2MOSFET 制备在第2阱，可将n+型扩散区域和一个以上的p+型扩散区域中的至少一 个制备在第2阱。或是可以在第1阱和第2阱中制备用于联结的扩散区域。 此外，可将p+型扩散区域制备在第3阱区域内。

每一个扩散区域中可连接有电压被认可的终端，且，每一个终端，电路 线被各自分离，或是多个被连接而形成。

例如，在说明步骤1110至步骤1140时，首先，可将N类型的第1深阱 和第2深阱制备在P类型的基板上。此后，可将P类型的第1阱制备在第1 深阱区域内，且P类型的第2阱制备在第2深阱区域内。此外，在第1深阱 和第2深阱之间制备P类型的第3阱。随后，可在第1阱和第2阱上制备绝 缘隔离层，且绝缘隔离层上制备浮栅。随后，可将n+类型的扩散区域制备 在第1深阱及第2深阱区域内，并将p+类型的联结区域、n+类型的源区域、 n+类型的漏区域制备在第1阱内。此外，与此相同，将p+类型的联结区域、 n+类型的源区域、n+类型的漏区域也制备在第2阱内。此瓦，将p+类型的 扩散区域制备在第3阱区域内。

如上所示，本发明虽然已参照有限的实施例和附图进行了说明，但是本 发明并不局限于所述实施例，在本发明所属领域中具备通常知识的人均可以 从此记载中进行各种修改和变形。例如，上述说明的技术和说明的方法以其 他的顺序被执行，以及/或是说明的系统、结构、装置、电路等构成要素和 说明的方法以其他形态结合或组合，或是通过其他构成要素或同等事物被代 替或转换，都可实现适当的效果。

因此，本发明的范围不受说明的实施例的局限或定义，而是由后附的权 利要求范围以及权利要求范围等同内容定义。