一种基于射频直接采样的导航接收机的抗饱和装置

摘要

针对现有多模导航接收机同时接收多载频而存在的模拟电路设计异常复杂的难题、且制造成本高的难题。本发明提供一种基于射频直接采样的导航接收机的抗饱和装置，由射频放大单元、箝位电路单元、衰减器单元和低通滤波器单元组成；其中，射频放大单元的信号接收端与本装置外部的射频带通滤波器相连接，射频放大单元的信号输出端依次与箝位电路单元、衰减器单元和低通滤波器单元串联在一起；本产品的有益技术效果是：本产品解决了基于射频直接采样方案的多模导航接收机因信号的强干扰问题而导致的ADC采样饱和的技术难题；本产品可有效降低多模导航接收机设计的复杂性；且能解决射频接收机的动态要求。

说明书

技术领域

本发明涉及接收机设计技术领域，具体涉及一种基于射频直接采样的导航接收机的抗饱和装置。

背景技术

现有的建立在GPS单系统基础上的导航接收机由于受使用环境的影响，例如在茂密森林或城市密集建筑物遮蔽处等，导致其可观测的卫星数目往往小于4颗，从而无法完成三维定位任务。而采用GPS双系统或多系统导航终端进行联合定位的方式，能够观测到的卫星数多，从而克服GPS单系统的上述缺陷。但是在研制GPS双系统和多系统导航终端时，存在的技术难题是：目前导航接收机的架构基本上都是建立在“两片机”的基础上，即采用射频前端和基带处理，先由射频前端利用超外差的模拟混频技术将接收的射频导航信号变换到中频，然后利用中频AGC技术实现导航接收机的动态控制和抗饱和问题。如果GPS双系统和多系统导航终端的模拟前端继续采用上述传统的超外差方式，则由于模拟通道的显著增加，导致其模拟电路设计非常复杂，从成本和应用的双重角度上考虑，都需要降低模拟电路设计的复杂性，即贯彻模拟电路最小化，数字电路最大化。射频直接采样技术是实现该任务的有效方法，但是由于射频采样ADC的动态有限，目前采样频率在1-2GHz的ADC其分辨率不超过8bit,且其功耗较大。采用射频AGC技术解决干扰饱和问题，其电路的结构不仅复杂，而且功耗开销相对较大，若直接应用到GPS双系统和多系统导航终端上缺乏。综上所述，需要寻求其他方法解决基于射频直接采样多模导航接收机抗饱和问题。

发明内容

针对现有BD、GPS、GALIELO和GLONASS多模导航接收机因同时接收多载频而导致的模拟通道的带宽较宽，利用射频AGC来实现接收机的动态控制时，由于射频AGC电路的实现复杂，而导致在低成本的便携式导航接收机模拟电路的设计异常复杂的难题。本发明通过设计一个模拟射频嵌位电路单元和高质量的低通滤波器单元，在强干扰进入接收机通道时，通过嵌位电路单元确保宽带ADC采样不饱和，同时利用低通滤波器单元滤除由嵌位电路单元导致的高次干扰谐波信号，以实现较小的动态完成导航信号的接收任务。本发明的具体结构是：

一种基于射频直接采样的导航接收机的抗饱和装置，其中，由射频放大单元1、箝位电路单元2、衰减器单元3和低通滤波器单元4组成；其中，所述射频放大单元1的信号接收端与本装置外部的射频带通滤波器相连接，射频放大单元1的信号输出端依次与箝位电路单元2、衰减器单元3和低通滤波器单元4串联在一起，低通滤波器单元4的信号输出端与本装置外部的模数转换器相连接；各单元的具体结构为：

所述的射频放大单元1负责将从天线接收的信号放大和滤波后再次进行放大，直至噪声电平时模数转换器可以量化分层；射频放大电路单元1通过三级放大完成35分贝的增益，其中，射频放大单元1的第一级增益采用1.2V的电压完成15分贝的增益，射频放大电路单元1的第二级增益采用2.5V的电压完成10分贝的增益，射频放大单元1的第三级增益采用2.5V的电压完成10分贝；所述的射频放大单元1由依次串联的输入匹配电路、第一级放大电路、第二级放大电路、第三级放大电路和差分转单端电路组成；输入匹配电路由电感L4、电感L5、电容C8、电容C9组成；第一级放大电路由二极管D3、二极管D4、三极管M1、三极管M2、电感L6、电感L7、电容C10和第一外接电源VDD1组成；第二级放大电路由电阻R4、电阻R5、三极管M3、三极管M4、三极管M5、三极管M6、三极管M7、电容C11、电容C12和第二外接电源VDD2组成；第三级放大电路由电阻R6、电阻R7、三极管M8、三极管M9、三极管M10、电容C13组成；差分转单端电路由相互耦合的初级电感L8和次级电感L9组成；各电路的结构依次如下：

输入匹配电路由电感L4、电感L5、电容C8和电容C9组成；其中，电容C8的信号输入端与电感L4的一端相连接，电感L4的另一端接地，电感L4的两端并联有电容C9；电容C8的信号输出端与电感L5的一端相连接，电感L5的另一端与第一级放大电路的输入端相连接；电容C8的信号输入端与本装置外部的天线相连接；

第一级放大电路由二极管D3、二极管D4、三极管M1、三极管M2、电感L6、电感L7、电容C10和第一外接电源VDD1组成；其中，匹配电路的输出端，电感L5的另一端分别与二极管D3的正极、二极管D4的负极以及三极管M2的基极相连接；二极管D3的负极与三极管M1的集电极之间串联有电感L6；三极管M1的发射极与三极管M2的集电极相连接；三极管M2的发射极与二极管D4的正极相连接，二极管D4正极与三极管M2发射极之间的节点与电感L7的一端相连接，电感L7的另一端接地；二极管D3的负极与电感L6之间的节点与第一外接电源VDD1相连接；电感L6与三极管M1的集电极之间的节点与电容C10的一端相连接；

第二级放大电路由电阻R4、电阻R5、三极管M3、三极管M4、三极管M5、三极管M6、三极管M7、电容C11、电容C12和第二外接电源VDD2组成；其中，电容C10的另一端与三极管M4的基极相连接；三极管M4的发射极与三极管M6的发射极相连接，三极管M4的集电极与三极管M3的发射极相连接，三极管M3的基极与三极管M5的基极相连接，三极管M5的发射极与三极管M6的集电极相连接，三极管M4集电极与三极管M3发射极之间的节点与三极管M6的基极之间串联有电容C11；三极管M4发射极与三极管M6发射极之间的节点与三极管M7的集电极相连接，三极管M7的发射极接地，三极管M7的基极接0.8V；三极管M3集电极与三极管M5集电极之间依次串联有电阻R4和电阻R5；电阻R4和电阻R5之间的节点与第二外接电源VDD2相连接；三极管M3集电极与电阻R4之间的节点与电容C12的一端相连接；

第三级放大电路由电阻R6、电阻R7、三极管M8、三极管M9、三极管M10、电容C13组成；其中，电容C12的另一端与三极管M8的基极相连接，三极管M8的发射极与三极管M9的发射极相连接，三极管M8发射极与三极管M9发射极之间的节点与三极管M10的集电极相连接，三极管M10的发射极接地，三极管M10的基极接0.8V；三极管M8的集电极与三极管M9的集电极之间依次串联有电阻R6和电阻R7；电阻R6和电阻R7之间的节点同电阻R4和电阻R5之间的节点相连接；三极管M5集电极与电阻R5之间的节点与三极管M9的基极之间串联有电容C13；

差分转换单端电路T1由相互耦合的初级电感L8和次级电感L9组成，实现差分信号到单端信号的转变；其中，初级电感L8的一端与三极管M8的集电极相连接，初级电感L8的另一端与三极管M9的集电极相连接，次级电感L9的一端接地，次级电感L9的另一端为射频放大单元1的输出端，即经过第三级放大电路处理的信号通过互感耦合进入次级电感L9后与箝位电路单元2的输入端相连接。

所述箝位电路单元2主要完成对干扰的幅度限制，即在CMOS电路中采用二极管将干扰信号箝位在±300mV以内；所述箝位电路单元2由二极管D1和二极管D2组成，其中二极管D1的负极接地，二极管D1的正极与二极管D2的负极相连接，二极管D2的正极接地，二极管D1与二极管D2之间的节点分别与射频放大单元1的输出端和衰减器单元3的输入端相连接；

所述衰减器单元3为衰减系数为29.5dB的“                                                ”型衰减器，负责将经箝位电路单元2箝位后的信号由600mVp-p的信号幅度衰减处理为20mVp-p的信号幅度以满足ADC的输入范围要求注：为了降低射频通道的放大增益，选用ADC的分层能力为1mV，分辨率为6bit,对应的输入范围为±32mV；所述衰减器单元3由电阻R1、电阻R2和电阻R3组成，其中电阻R1的一端接地，电阻R1的另一端与电阻R2的输入端相连接，电阻R2的输出端与电阻R3的一端相连接，电阻R3的另一端接地；电阻R1与电阻R2之间的节点与箝位电路单元2相连接，电阻R2与电阻R3之间的节点与低通滤波器单元4相连接； 

所述低通滤波器单元4负责抑制箝位电路单元2产生的、频率在2.2GHz以上的干扰谐波；所述低通滤波器单元4的过渡带比为1.33，结构上为椭圆函数型，带内起伏≤1dB1.7GHz，带外抑制≥－60dB2.2GHz；所述低通滤波器单元4由七个电容和三个电感组成，即电容C1、C2、C3、C4、C5、C6、C7和电感L1、L2、L3组成，其中电感L1与电容C1并联构成第一个谐振单元，电感L2与电容C2并联构成第二个谐振单元，电感L3与电容C3并联构成第三个谐振单元；所述第一个谐振单元、第二个谐振单元和第三个谐振单元依次串联在一起；所述第一个谐振单元的信号接入端、第一个谐振单元与第二个谐振单元的节点、第二个谐振单元与第三个谐振单元的节点、第三个谐振单元的信号输出端依次与电容C4、电容C5、电容C6和电容C7的一端相连接，所述电容C4、电容C5、电容C6和电容C7的另一端并连在一起；C1、C2和L1构成低通滤波器单元4的输入与R2和R3构成衰减器单元3的输出相连；C6、C7和L3构成低通滤波器单元4的输出与后面的模数转换器的输入相连。

本发明的有益技术效果有：

本发明通过一个简单结构的电路，解决了基于射频直接采样方案的多模导航接收机因信号的强干扰问题而导致的ADC采样饱和的技术难题；采用本发明后，可有效降低多模导航接收机设计的复杂性；本发明能解决射频接收机的动态要求，使基于宽带射频直接采样的导航接收机具有较强的抗突发干扰能力；此外，由于采用了射频直接采样技术，实现了数字最大化，使得系统处理灵活，重构和升级方便，提高了产品的市场竞争力。

附图说明

图1是本发明的结构框图。

图2是图1中射频放大单元的电路图。

图3是图1中箝位电路单元的电路图。

图4是图1中衰减器单元的电路图。

图5是图1中低通滤波器单元的电路图。

图6是未使用本发明所提供装置时的导航接收机接收到的时域波形。

图7是使用本发明所提供装置后的导航接收机接收到的时域波形。

具体的实施方法

现结合附图详细说明本发明结构原理。

参见图1，一种基于射频直接采样的导航接收机的抗饱和装置，其中，由射频放大单元1、箝位电路单元2、衰减器单元3和低通滤波器单元4组成；其中，所述射频放大单元1的信号接收端与本装置外部的射频带通滤波器相连接，射频放大单元1的信号输出端依次与箝位电路单元2、衰减器单元3和低通滤波器单元4串联在一起，低通滤波器单元4的信号输出端与本装置外部的模数转换器相连接；各单元的具体结构为：

参见图2，所述的射频放大单元1负责将从天线接收的信号放大和滤波后再次进行放大，直至噪声电平时模数转换器可以量化分层；射频放大单元1通过三级放大完成35分贝的增益，其中，射频放大单元1的第一级增益采用1.2V的电压完成15分贝的增益，射频放大单元1的第二级增益采用2.5V的电压完成10分贝的增益，射频放大单元1的第三级增益采用2.5V的电压完成10分贝；所述的射频放大单元1由依次串联的输入匹配电路、第一级放大电路、第二级放大电路、第三级放大电路和差分转单端电路组成；输入匹配电路由电感L4、电感L5、电容C8、电容C9组成；第一级放大电路由二极管D3、二极管D4、三极管M1、三极管M2、电感L6、电感L7、电容C10和第一外接电源VDD1组成；第二级放大电路由电阻R4、电阻R5、三极管M3、三极管M4、三极管M5、三极管M6、三极管M7、电容C11、电容C12和第二外接电源VDD2组成；第三级放大电路由电阻R6、电阻R7、三极管M8、三极管M9、三极管M10、电容C13组成；差分转单端电路由相互耦合的初级电感L8和次级电感L9组成；各电路的结构依次如下：

输入匹配电路由电感L4、电感L5、电容C8和电容C9组成；其中，电容C8的信号输入端与电感L4的一端相连接，电感L4的另一端接地，电感L4的两端并联有电容C9；电容C8的信号输出端与电感L5的一端相连接，电感L5的另一端与第一级放大电路的输入端相连接；电容C8的信号输入端与本装置外部的射频带通滤波器相连接；

第一级放大电路由二极管D3、二极管D4、三极管M1、三极管M2、电感L6、电感L7、电容C10和第一外接电源VDD1组成；其中，匹配电路的输出端，电感L5的另一端分别与二极管D3的正极、二极管D4的负极以及三极管M2的基极相连接；二极管D3的负极与三极管M1的集电极之间串联有电感L6；三极管M1的发射极与三极管M2的集电极相连接；三极管M2的发射极与二极管D4的正极相连接，二极管D4正极与三极管M2发射极之间的节点与电感L7的一端相连接，电感L7的另一端接地；二极管D3的负极与电感L6之间的节点与第一外接电源VDD1相连接；电感L6与三极管M1的集电极之间的节点与电容C10的一端相连接；

第二级放大电路由电阻R4、电阻R5、三极管M3、三极管M4、三极管M5、三极管M6、三极管M7、电容C11、电容C12和第二外接电源VDD2组成；其中，电容C10的另一端与三极管M4的基极相连接；三极管M4的发射极与三极管M6的发射极相连接，三极管M4的集电极与三极管M3的发射极相连接，三极管M3的基极与三极管M5的基极相连接，三极管M5的发射极与三极管M6的集电极相连接，三极管M4集电极与三极管M3发射极之间的节点与三极管M6的基极之间串联有电容C11；三极管M4发射极与三极管M6发射极之间的节点与三极管M7的集电极相连接，三极管M7的发射极接地，三极管M7的基极接0.8V；三极管M3集电极与三极管M5集电极之间依次串联有电阻R4和电阻R5；电阻R4和电阻R5之间的节点与第二外接电源VDD2相连接；三极管M3集电极与电阻R4之间的节点与电容C12的一端相连接；

第三级放大电路由电阻R6、电阻R7、三极管M8、三极管M9、三极管M10、电容C13组成；其中，电容C12的另一端与三极管M8的基极相连接，三极管M8的发射极与三极管M9的发射极相连接，三极管M8发射极与三极管M9发射极之间的节点与三极管M10的集电极相连接，三极管M10的发射极接地，三极管M10的基极接0.8V；三极管M8的集电极与三极管M9的集电极之间依次串联有电阻R6和电阻R7；电阻R6和电阻R7之间的节点同电阻R4和电阻R5之间的节点相连接；三极管M5集电极与电阻R5之间的节点与三极管M9的基极之间串联有电容C13；

差分转换单端电路T1由相互耦合的初级电感L8和次级电感L9组成，实现差分信号到单端信号的转变；其中，初级电感L8的一端与三极管M8的集电极相连接，初级电感L8的另一端与三极管M9的集电极相连接，次级电感L9的一端接地，次级电感L9的另一端为射频放大单元1的输出端，即经过第三级放大电路处理的信号通过互感耦合进入次级电感L9后与箝位电路单元2的输入端相连接。

参见图3，所述箝位电路单元2主要完成对干扰的幅度限制，即在CMOS电路中采用二极管将干扰信号箝位在±300mV以内；所述箝位电路单元2由二极管D1和二极管D2组成，其中二极管D1的负极接地，二极管D1的正极与二极管D2的负极相连接，二极管D2的正极接地，二极管D1与二极管D2之间的节点分别与射频放大单元1的输出端和衰减器单元3的输入端相连接；

参见图4，所述衰减器单元3为衰减系数为29.5dB的“”型衰减器，负责将经箝位电路单元2箝位后的信号由600mVp-p的信号幅度衰减处理为20mVp-p的信号幅度以满足ADC的输入范围要求；为了降低射频通道的放大增益，选用ADC的分层能力为1mV，分辨率为6bit,对应的输入范围为±32mV；所述衰减器单元3由电阻R1、电阻R2和电阻R3组成，其中电阻R1的一端接地，电阻R1的另一端与电阻R2的输入端相连接，电阻R2的输出端与电阻R3的一端相连接，电阻R3的另一端接地；电阻R1与电阻R2之间的节点与箝位电路单元2相连接，电阻R2与电阻R3之间的节点与低通滤波器单元4相连接； 

参见图5，所述低通滤波器单元4负责抑制箝位电路单元2产生的、频率在2.2GHz以上的干扰谐波；所述低通滤波器单元4的过渡带比为1.33，结构上为椭圆函数型，带内起伏≤1dB1.7GHz，带外抑制≥－60dB2.2GHz；所述低通滤波器单元4由七个电容和三个电感组成，即电容C1、C2、C3、C4、C5、C6、C7和电感L1、L2、L3组成，其中电感L1与电容C1并联构成第一个谐振单元，电感L2与电容C2并联构成第二个谐振单元，电感L3与电容C3并联构成第三个谐振单元；所述第一个谐振单元、第二个谐振单元和第三个谐振单元依次串联在一起；所述第一个谐振单元的信号接入端、第一个谐振单元与第二个谐振单元的节点、第二个谐振单元与第三个谐振单元的节点、第三个谐振单元的信号输出端依次与电容C4、电容C5、电容C6和电容C7的一端相连接，所述电容C4、电容C5、电容C6和电容C7的另一端并连在一起；C1、C2和L1构成低通滤波器单元4的输入与R2和R3构成衰减器单元3的输出相连；C6、C7和L3构成低通滤波器单元4的输出与后面的模数转换器的输入相连。

此外，电阻R1为53.30、电阻R2为789.80、电阻R3为53.30、电容C1为0.2P、电容C2为1.2P、电容C3为0.8P、电容C4为2.4P、电容C5为3.0P、电容C6为0.8P、电容C7为2.00P、电感L1为6.8nH、电感L2为4.7nH、电感L3为10nH。

图6是未使用本发明所提供装置时的导航接收机接收到的时域波形，平均幅值在-200mV至250mV之间，负向峰值约为-300mV、正向峰值约为350mV；图7是使用本发明所提供装置后的时域波形，平均幅值在-16mV至18mV之间，正向峰值25mV、负向峰值为-20mV；使用本发明后，时域波形平均幅值仅为使用前的7%，经过抗饱和处理后的信号幅度实现了在ADC输入范围±32mV内，不会出现溢出现象。

表1为现有技术与本发明创造的性能比较，采用本申请所述的电路结构后，电路面积降低为传统结构的39%，电路功耗降低为传统结构的20%，不论在电路的尺寸上还是功耗上均有显著的提高。