法律状态公告日
法律状态信息
法律状态
2016-02-03
授权
授权
2014-02-26
著录事项变更 IPC(主分类):G11C11/56 变更前: 变更后: 申请日:20130529
著录事项变更
2013-11-06
实质审查的生效 IPC(主分类):G11C11/56 申请日:20130529
实质审查的生效
2013-10-02
公开
公开
技术领域
本发明涉及半导体集成电路及其制造技术领域,特别涉及一种 RRAM逻辑器件的级联系统及方法。
背景技术
器件尺寸的减小,集成度的提高,是集成电路发展的方向。传统 的IC通常使用CMOS为基本逻辑单元来实现信息处理和存储功能,然 而随着工艺的改进,器件尺寸下降过程中由于二级效应的存在,MOS 晶体管的特征尺寸的下降遇到瓶颈。
目前,一种利用电阻变化的新型非挥发性存储器具有高速度 (<5ns)、低操作电压(<1V),高存储密度、易于集成等优点,成为了 下一代半导体存储器的强有力竞争者;这种被称为“阻变存储器 (RRAM)”的器件一般具有金属-绝缘体-金属的结构。
RRAM器件的操作一般包含两部,第一步是建立过程(set过程), 通过加脉冲将RRAM器件偏置到一个低阻的状态;另一个过程是复位 过程(reset过程),加反向偏压使得低阻态变成高阻态;RRAM器件 经过不同的set和reset过程后,表现出的阻态不同。
基于是RRAM的上述功能,RRAM可实现多值逻辑功能;但是 RRAM器件要想作为逻辑单元被大规模使用,必须处理好单个逻辑单 元之间的连接也即信号传递的问题。
发明内容
本发明提供了一种RRAM逻辑器件的级联系统及方法,以解决 RRAM器件间连接并进行信号传递的问题。
为实现以上目的,本发明通过以下技术方案予以实现:
本发明提供一种RRAM逻辑器件的级联方法,包括以下步骤:
S1、对RRAM器件施加电压信号,使得RRAM器件处于高阻态;
S2、利用恒流源读取所述RRAM器件的阻值,并得到RRAM器 件的放大电压;
S3、将所述RRAM器件的放大电压进行压缩,使其转换成和所述电 压信号相对应的压缩电压;并将所述压缩电压传递到下一级RRAM器 件。
优选的,所述步骤S1进一步包括:
S11、对RRAM器件施加建立电压,以实现对所述RRAM的set 操作,使得所述RRAM置于低阻态;
S12、对所述RRAM器件施加复位电压,以实现对所述RRAM的 reset操作,使得所述RRAM置于高阻态。
优选的,所述步骤S3进一步包括:
将所述RRAM器件的放大电压进行压缩,该压缩电路包含非线性 元器件和电阻。
优选的,所述非线性元器件为二极管。
优选的,所述步骤S3进一步包括:
将所述RRAM器件的放大电压经缓冲器后进行压缩。
优选的,所述步骤S3进一步包括:将所述RRAM器件的放大电 压经缓冲器后进行压缩,使其转换成和所述复位电压相对应的压缩电 压。
本发明还提供一种RRAM逻辑器件的级联系统,包括有:
电压信号输入模块,用于对RRAM器件施加电压信号,使得RRAM 器件处于高阻态;
电压放大模块,用于读取所述RRAM器件的阻值,并得到RRAM 器件的放大电压;
电压压缩模块,用于将所述RRAM器件的放大电压进行压缩,使其 转换成和所述电压信号相对应的压缩电压;并将所述压缩电压传递到 下一级RRAM器件。
优选的,所述电压信号输入模块进一步包括:
建立电压子模块,用于对RRAM器件施加建立电压,以实现对所 述RRAM的set操作,使得所述RRAM置于低阻态;
复位电压子模块,用于对所述RRAM器件施加复位电压,以实现 对所述RRAM的reset操作,使得所述RRAM置于高阻态。
优选的,所述电压压缩模块进一步包括缓冲器,使得所述RRAM 器件的放大电压经该缓冲器后进行压缩。
本发明通过提供一种RRAM逻辑器件的级联系统及方法,成功地 将RRAM器件放大了的电压信号进行压缩并实现了电压到电阻再到电 压的转换,为RRAM成为新的逻辑器件提供必要的支持。由于RRAM 单元可以实现多态功能,因此使用RRAM器件作为新型逻辑单元有利 于降低电路的规模和复杂度;本发明通过对单个RRAM 器件输出信号 范围进行压缩而成功的实现了信号的传递。
附图说明
图1为本发明一实施例的流程图;
图2为本发明一实施例的电路图;
I1:恒流源 V1、V2:电压源 R1:电阻
D1:二极管 M1、M2:NMOS晶体管
具体实施方式
下面对于本发明所提出的一种RRAM逻辑器件的级联系统及方 法,结合附图和实施例详细说明。
由于RRAM逻辑单元之间传递的信号为电压信号,而RRAM器件 在set和reset后表现出不同的阻态,这一点是和当下的主流逻辑器件 CMOS是不同的;CMOS电路只需要实现电压的传递,而RRAM的逻辑 器件的实现需要能够保证在电阻和电压两个不同的域之间的变换。在 本发明中,使用电流源实现电阻态向电压形式信号的变换。
单个RRAM逻辑单元的输入电压即为建立电压(set)和复位电压 (reset)。建立电压和复位电压变化的范围在1个数量级范围之内,而 输出为单个RRAM逻辑单元的阻态,RRAM阻态的变化范围往往在2-3 个数量级之间。也就是说RRAM存储的信息对输入的电压信号进行了 拉伸放大。因此,这里读出的电压信号是不能用来进行后续操作的, 需要采用非线性元件来进行分压,实现电压信号的非等比例压缩。由 于二极管的I-V特性为非线性,因此选择合适的二极管器件,可以达到 压缩输出信号变化范围的目的。具体操作如下:
如图1所示,本发明提供一种RRAM逻辑器件的级联方法,包括 以下步骤:
S1、对RRAM器件施加电压信号,使得RRAM器件处于高阻态;
S2、利用恒流源读取所述RRAM器件的阻值,并得到RRAM器 件的放大电压;
S3、将所述RRAM器件的放大电压进行压缩,使其转换成和所述电 压信号相对应的压缩电压;并将所述压缩电压传递到下一级RRAM器 件。
优选的,所述步骤S1进一步包括:
S11、对RRAM器件施加建立电压,以实现对所述RRAM的set 操作,使得所述RRAM置于低阻态;
S12、对所述RRAM器件施加复位电压,以实现对所述RRAM的 reset操作,使得所述RRAM置于高阻态。
优选的,所述步骤S3进一步包括:
将所述RRAM器件的放大电压进行压缩,该压缩电路包含非线性 元器件和电阻。
优选的,所述非线性元器件为二极管。
优选的,所述步骤S3进一步包括:
将所述RRAM器件的放大电压经缓冲器后进行压缩。
优选的,所述步骤S3进一步包括:将所述RRAM器件的放大电 压经缓冲器后进行压缩,使其转换成和所述复位电压相对应的压缩电 压。
本发明还提供一种RRAM逻辑器件的级联系统,包括有:
电压信号输入模块,用于对RRAM器件施加电压信号,使得RRAM 器件处于高阻态;
电压放大模块,用于读取所述RRAM器件的阻值,并得到RRAM 器件的放大电压;
电压压缩模块,用于将所述RRAM器件的放大电压进行压缩,使其 转换成和所述电压信号相对应的压缩电压;并将所述压缩电压传递到 下一级RRAM器件。
优选的,所述电压信号输入模块进一步包括:
建立电压子模块,用于对RRAM器件施加建立电压,以实现对所 述RRAM的set操作,使得所述RRAM置于低阻态;
复位电压子模块,用于对所述RRAM器件施加复位电压,以实现 对所述RRAM的reset操作,使得所述RRAM置于高阻态。
优选的,所述电压压缩模块进一步包括缓冲器,使得所述RRAM 器件的放大电压经该缓冲器后进行压缩。
如图2所示,根据上述技术方案记载的内容具体操作如下:
1、对RRAM器件进行reset操作,当reset电压为1.0V和1.25V 时,得到两个阻态分别为1×104Ω和4×104Ω;
2、关闭输入信号支路,利用电流源来读取RRAM的阻值,以电 压的形式通过缓冲器传递到电压压缩支路;若此时恒流源采用的电流 为0.2mA,则此时的电压分别为2V和8V;
3、不同的电压信号经过压缩,转换成一个和其输入的reset电压 相对应的电压。在本例中,经过压缩变换后的电压,2V的电压变成 0.85V,而8V的电压则变成1.20V;可见,通过非线性支路后的电压 被还原了,还原成最初的reset过程所用的电压;
4、压缩后的信号传递到下一级RRAM,进行下一级RRAM器件 的reset操作。
本发明在单个器件之间使用源跟随器从而实现了单个器件进行复 位时与其后的器件隔离。
由于受非线性元件参数的限制,这里仿真出来的结果与理想的结 果有一定的偏差。且上述用到的仿真数据是在没有考虑缓冲器的阈值 损失的情况下得到的。因此附图中电路得到的结果可能会与上述有差 异。但可以看出,通过设计合适的二极管,可以很容易的实现电压的 精确还原。
本发明通过提供一种RRAM逻辑器件的级联系统及方法,成功地 将RRAM器件放大了的电压信号进行压缩并实现了电压到电阻再到电 压的转换,为RRAM成为新的逻辑器件提供必要的支持。由于RRAM 单元可以实现多态功能,因此使用RRAM器件作为新型逻辑单元有利 于降低电路的规模和复杂度;本发明通过对单个RRAM器件输出信号 范围进行压缩而成功的实现了信号的传递。
以上实施方式仅用于说明本发明,而并非对本发明的限制,有关 技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下, 还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明 的范畴,本发明的专利保护范围应由权利要求限定。
机译: 其工作方法和振荡电路采用可编程逻辑器件,一种可编程逻辑器件
机译: 金属-绝缘体-半导体(MIS)电阻随机存取存储器(RRAM)(MIS RRAM)器件和MIS RRAM位单元电路,以及相关的制造方法
机译: 使用多个复位电压的RRAM RRAM阵列和使用多个复位电压的RRAM阵列复位方法