一种接口电路设计方法、系统及接口电路

摘要

本发明提供了一种接口电路设计方法，该方法包括：依据接口电路的静电模型和静电模型对应的等级选取TVS，根据驻极体MIC中的FET的工作状态和输出增益，选取与所述FET的漏极和源极连接的偏置电阻，根据电路中的噪声选取低通滤波器、带通滤波器和射频滤波电容。本申请提供的接口电路设计方法应用到驻极体MIC中，可以对驻极体MIC进行静电防护，并滤除噪声，同时提高驻极体MIC的抗干扰、抗静电和输出增益功能。

说明书

技术领域

本申请涉及电路设计的领域，特别涉及一种接口电路设计方法、系统 及接口电路。

背景技术

驻极体麦克风作为一种声电转换设备，由于其具备体积小、结构简 单、电特性好、耐震动以及价格便宜等优点，被广泛应用于车载设备上。

驻极体麦克风集成在车载设备上时，为了降低驻极体麦克风的输出 阻抗，在驻极体麦克风内部安装一个FET（Field Effect Transistor，场效 应管）作为阻抗转换器。并且驻极体麦克风上外加直流电压，该直流电 压为场效应管提供偏置电压。

虽然上述方式可以降低驻极体麦克风的输出阻抗，但是并未考虑驻极 体麦克风的抗干扰、抗静电和输出增益等各方面的功能，因此目前急需 一种接口电路设计方法，以提高驻极体麦克风的抗干扰、抗静电和输出 增益功能。

发明内容

本申请所要解决的技术问题是提供一种接口电路设计方法，用以解 决现有技术中未考虑驻极体麦克风的抗干扰、抗静电和输出增益等各方 面的功能，进一步，可以提高驻极体麦克风（MIC，Micrometer）的抗干 扰、抗静电和输出增益功能。

基于本申请的一方面，本申请提供了一种接口电路设计方法，包括：

根据对接口电路试验的静电模型和所述静电模型对应的强度等级， 选取与所述静电模型和所述强度等级对应的瞬态电压抑制器（TVS），以 对驻极体麦克风（MIC）进行静电防护；

根据驻极体MIC中的场效应管（FET）的工作状态和输出增益，选 取与所述FET的漏极和源极连接的偏置电阻；

获取噪声衰减，选取所述噪声衰减对应的低通滤波器，并调整所述 低通滤波器的参数，以选取所述FET的外加偏置电源对应的低通滤波器；

选取带通滤波器并调整所述带通滤波器参数，得出调整后的带通滤 波器，由所述调整后的带通滤波器对接口电路的输出噪声进行滤波；

选取射频滤波电容进行射频降噪滤波。

进一步，所述选取与所述FET的漏极和源极连接的偏置电阻包括：

依据公式R_b＜（（V_偏置-1）/I_DS-R’）/2得出一个偏置电阻R_b，其中所 述R’为驻极体MIC的内置电阻，V_偏置为所述FET的外加偏置电源，I_DS为驻极体MIC的最大电流损耗;

依据U_b=2^0.5*10^（A+B)/20/R_b’*2*R_b得到偏置电阻R_b对应的交流输出电 压峰峰值U_b，R_b’为FET的外接偏置电阻，其中，A为驻极体MIC的灵敏 度值，B为声压；

比较U’和U_b，在U’不小于U_b的情况下，将得出的R_b作为最佳差分偏 置电阻；在U’小于U_b的情况下，用U_b代替U’，返回执行依据U_b=2^0.5*10 ^（A+B)/20/R_b’*2*R_b得到交流输出电压峰峰值U_b对应的偏置电阻R_b；其中所 述U’为驻极体MIC对应的接收端的最大输入电压；

或者，所述选取与所述FET的漏极和源极连接的偏置电阻包括：

依据公式R_b＜（（V_偏置-1）/I_DS-R’）/2得出一个偏置电阻R_b，其中所 述R’为驻极体MIC内置的电阻，V_偏置为所述FET的外加偏置电源，I_DS为驻极体MIC的最大电流损耗;

依据公式U_b=2^0.5*10^{（A+B+△B)/20}/R_b’*2*R_b得到偏置电阻R_b对应的交 流输出电压峰峰值U_b，R_b’为FET的外接偏置电阻，A为驻极体MIC的灵 敏度值，B为声压，△B为在B的差值；

比较U’和U_b，在U’不小于U_b的情况下，将得出的R_b作为最佳差分偏 置电阻；在U’小于U_b的情况下，用U_b代替U’，返回执行依据U_b=2^0.5*10 ^{(A+B+△B)/20}/R_b’*2*R_b得到交流输出电压峰峰值U_b对应的偏置电阻R_b；其 中所述U’为驻极体MIC对应的接收端的最大输入电压。

进一步，所述选取带通滤波器并调整所述带通滤波器参数，得出调整 后的带通滤波器包括：

判断在经过FET放大之后电信号对应的声音信号的强度是否满足终 端预设的声音信号的强度，在经过FET放大之后电信号对应的声音信号 的强度不满足终端预设的声音信号的强度的情况下，选择有源放大带通滤 波器，并依据驻极体MIC自身引入的噪声或者接口电路的导线所串入的 噪声调整有源放大通滤波器的第一截止频率和第二截止频率；

在经过FET放大之后电信号对应的声音信号的强度满足终端预设的 声音信号的强度的情况下，选择无源带通滤波器，并依据驻极体MIC自 身引入的噪声或者接口电路的导线所串入的噪声调整无源放大通滤波器 的第一截止频率和第二截止频率。

进一步，所述获取噪声衰减，选取所述噪声衰减对应的低通滤波器， 并调整所述低通滤波器的参数，以选取所述FET的外加偏置电源对应的 低通滤波器包括：

由公式20*Lg（△U1/△U2）计算出噪声衰减，根据所述噪声衰减选取 低通滤波器，其中，△U1为接口电路的噪声，△U2为所述FET的外加偏 置电源噪声；

根据驻极体MIC生成的电信号的频带范围，确定低通滤波器的截止频 率的范围，并依据噪声衰减，调整低通滤波器的截止频率，以选取所述FET 的外加偏置电源对应的低通滤波器。

进一步，所述的接口电路设计方法还包括：印刷电路板（PCB）优化；

所述PCB优化包括从驻极体MIC至驻极体MIC对应的接收端依次 放置TVS、偏置电阻、带通滤波器和射频滤波电容；将所述接口电路设 计为差分电路，所述PCB划分为第一接地层、第二接地层以及设置在所 述第一接地层和第二接地层之间的信号层，其中所述第一接地层和所述 第二接地层分别接地，并且通过过孔连接，所述信号层传输差分信号， 所述差分信号的走线等长，并且所述差分信号的走线未跨越或平行于噪 声的走线。

基于本申请的另一方面，本申请还提供了一种接口电路设计系统， 包括：

第一选取模块，用于根据接口电路的静电模型和所述静电模型对应 的强度等级，选取与所述静电模型和所述强度等级对应的瞬态电压抑制 器（TVS），以对驻极体麦克风（MIC）进行静电防护；

第二选取模块，用于根据驻极体MIC中的场效应管（FET）的工作 状态和输出增益，选取与所述FET的漏极和源极连接的偏置电阻；

第三选取模块，用于获取噪声衰减，选取所述噪声衰减对应的低通 滤波器，并调整所述低通滤波器的参数，以选取所述FET的外加偏置电 源对应的低通滤波器；

第四选取模块，用于选取带通滤波器并调整所述带通滤波器参数， 得出调整后的带通滤波器，由所述调整后的带通滤波器对接口电路的输 出噪声进行滤波；

第五选取模块，用于选取射频滤波电容进行射频降噪滤波。

进一步，所述第二选取模块包括：第一计算单元、第二计算单元和 第一比较单元，其中，

第一计算单元，用于依据公式R_b＜（（V_偏置-1）/I_DS-R’）/2得出一个 偏置电阻R_b，其中所述R’为驻极体MIC的内置电阻，V_偏置为所述FET 的外加偏置电源，I_DS为驻极体MIC的最大电流损耗;

第二计算单元，依据U_b=2^0.5*10^（A+B)/20/R_b’*2*R_b得到偏置电阻R_b对应的交流输出电压峰峰值U_b，R_b’为FET的外接偏置电阻，其中，A为 驻极体MIC的灵敏度值，B为声压；

第一比较单元，用于比较U’和U_b，在U’不小于U_b的情况下，将得出 的R_b作为最佳差分偏置电阻；在U’小于U_b的情况下，用U_b代替U’，并触 发所述第二计算单元，由第二计算单元得到交流输出电压峰峰值U_b对应的 偏置电阻R_b；

或所述第二选取模块包括：第三计算单元、第四计算单元和第二比较 单元，其中，

第三计算单元，用于依据公式R_b＜（（V_偏置-1）/I_DS-R’）/2计算出一 个偏置电阻R_b；

第四计算单元，依据公式U_b=2^0.5*10^{(A+B+△B)/20}/R_b’*2*R_b得到偏置电 阻R_b对应的交流输出电压峰峰值U_b，其中，A为驻极体MIC的灵敏度值， B为声压，△B为在B的差值；

第二比较单元，用于比较U’和U_b，在U’不小于U_b的情况下，将得出 的R_b作为最佳差分偏置电阻；在U’小于U_b的情况下，用U_b代替U’，并触 发所述第四计算单元，由第四计算单元得到交流输出电压峰峰值U_b对应的 偏置电阻R_b。

进一步，其特征在于，所述第四选取模块包括：

判断单元，用于判断在经过FET放大之后电信号对应的声音信号的 强度是否满足终端预设的声音信号的强度；

第一低通滤波单元，用于在经过FET放大之后电信号对应的声音信 号的强度不满足终端预设的声音信号的强度情况下，选择有源放大带通 滤波器，并依据驻极体MIC自身引入的噪声或者接口电路的导线所串入 的噪声调整有源放大通滤波器的第一截止频率和第二截止频率；

第二低通滤波单元，用于在经过FET放大之后电信号对应的声音信 号的强度满足终端预设的声音信号的强度的情况下，选择无源带通滤波 器，并依据驻极体MIC自身引入的噪声或者接口电路的导线所串入的噪 声调整无源放大通滤波器的第一截止频率和第二截止频率。

进一步，第三选取模块包括：

计算单元，用于根据公式20*Lg（△U1/△U2）计算出噪声衰减，其中， △U1为接口电路的噪声，△U2为所述FET的外加偏置电源噪声；

频率范围确定单元，用于根据驻极体MIC生成的电信号的频带范围， 确定低通滤波器的截止频率的范围；

调整单元，用于依据噪声衰减，调整低通滤波器的截止频率，以选取所 述FET的外加偏置电源对应的低通滤波器；

所述接口电路设计系统还包括：印刷电路板（PCB）优化模块，用于 从驻极体MIC至驻极体MIC对应的接收端依次放置TVS、偏置电阻、带 通滤波器和射频滤波电容，并将所述接口电路设计为差分电路，所述PCB 划分为第一接地层、第二接地层以及设置在所述第一接地层和第二接地 层之间的信号层，其中所述第一接地层和所述第二接地层分别接地，并 且通过过孔连接，所述信号层传输差分信号，所述差分信号的走线等长， 并且所述差分信号的走线未跨越或平行于较大噪声的走线。

基于本申请的再一方面，本申请还提供了一种接口电路，包括：瞬 态电压抑制器（TVS）、第一偏置电阻、第二偏置电阻、场效应管（FET）、 低通滤波器、带通滤波器和射频滤波电容，其中，

FET的输出端漏极及源极连接TVS，且连接带通滤波器的输入端， 带通滤波器的输出端连接射频滤波电容，第一偏置电阻连接FET的漏极， 第二偏置电阻连接FET的源极，且FET的外加偏置电压经低通滤波器连 接FET的漏极偏置电阻。

与现有技术相比，本申请包括以下优点：

在本申请中，瞬态电压抑制器（TVS，Transient Voltage Suppressors） 依据接口电路的静电模型和静电模型对应的等级选取，可以对驻极体 MIC进行静电防护。在FET的漏极和源极上连接偏置电阻以保证FET正 常工作的同时保证输出增益。而低通滤波器、带通滤波器和射频滤波电 容的选取可以滤除噪声，提高驻极体MIC的抗干扰。因此，本申请提供 的接口电路设计方法应用到驻极体MIC中，可以提高驻极体MIC的抗干 扰、抗静电和输出增益功能。

当然，实施本申请的任一产品并不一定需要同时达到以上所述的所有 优点。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述 中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅 仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创 造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请的接口电路设计方法实施例的流程图；

图2是本申请的接口电路设计方法另一种实施例的流程图；

图3是本申请中接口电路设计系统的一种结构示意图；

图4是本申请中接口电路设计系统中第二选取模块的一种结构示意 图；

图5是本申请中接口电路设计系统中第二选取模块的另一种结构示 意图；

图6是本申请中接口电路设计系统中第三选取模块的一种结构示意 图；

图7是本申请中接口电路设计系统中第四选取模块的一种结构示意 图；

图8是本申请中接口电路设计系统的另一种结构示意图；

图9是本申请的一种接口电路的结构框图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案 进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实 施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术 人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本 申请保护的范围。

本申请提供的是一种接口电路设计方法，该方法包括：根据接口电 路的静电模型和所述静电模型对应的等级，选取与所述静电模型和所述 等级对应的瞬态电压抑制器（TVS，Transient Voltage Suppressors），对驻极 体麦克风（MIC，Micrometer）进行静电防护；根据驻极体MIC中的场效 应管（FET，Field Effect Transistor）的工作状态和输出增益，选取与所述 FET的漏极和源极连接的偏置电阻；获取噪声衰减，选取所述噪声衰减 对应的滤波器，并调整所述滤波器的参数，以选取所述FET的外加偏置 电源对应的滤波器；选取带通滤波器并调整所述带通滤波器参数，得出 调整后的带通滤波器，由所述调整后的带通滤波器对接口电路的输出噪 声进行滤波；选取射频滤波电容进行射频降噪滤波。

下面将结合具体的实施例对本申请的接口电路设计方法进行详细的 说明。

一个实施例

请参阅图1，其示出了本申请提出的接口电路设计方法的一个流程 图。包括以下设计步骤：

步骤101：根据对接口电路试验的静电模型和所述静电模型对应的强 度等级，选取与所述静电模型和所述等级对应的TVS，以对驻极体MIC 进行静电防护。

其中，接口电路的静电模型用于给驻极体MIC电路施加瞬态强干扰， 静电模型的强度等级由驻极体MIC安装位置及试验标准要求决定。根据 驻极体MIC电路在测试过程中和之后的工作状态，将驻极体MIC电路的 功能等级划分为一、二、三和四四个等级。

在本实施例中，等级一表明驻极体MIC正常工作，且所有工作性能 指标参数正常。等级二表明驻极体MIC正常工作，但少数工作性能指标 参数不正常。等级三表明驻极体MIC正常工作，但多数工作性能指标参 数不正常。等级四表明驻极体MIC正常工作，但所有作性能指标参数不 正常。

本实施例在选取TVS时，首先依据实际应用环境选取一个接口电路 的静电模型和该静电模型的一个强度等级，然后在驻极体MIC上连接一 个TVS，再根据该静电模型测试驻极体MIC，若测试后等级达到选取的 等级，则直接使用该TVS，以对驻极体MIC进行静电防护，否则，重新 选取其他TVS，直至测试后的等级达到选取的等级。

步骤102：根据驻极体MIC中的FET的工作状态和输出增益，选取 与所述FET的漏极和源极连接的偏置电阻。

在本实施例中，驻极体MIC中的放大电路选用的是FET，而该FET 工作在恒流区，且保证自身的输出增益，需要一个偏置电阻与场效应管 的漏极相连到电源；一个偏置电阻与场效应管的源极相连到地。而偏置 电阻的选取则可以根据驻极体MIC中的场效应管FET的工作状态和输出 增益选取。

在本实施例中，偏置电阻的阻值的选取要考虑三个限制条件：一是 应当保证FET工作在恒流区；二是输出增益GMIC不能太大，偏置电阻 R_b对应的交流输出电压峰峰值U_b不能超出驻极体MIC对应的接收端的最 大输入电压U’；三是在满足前两个限制条件的前提下，增益G_MIC应尽可 能大，以获得较高的信噪比（SNR，Signal to Noise Ratio）。下面以一个 具体的驻极体MIC为例进行说明，其中该驻极体MIC的参数以及参数取 值如下：

内置电阻：330Ω，外接偏置电阻880Ω；灵敏度：-47dBV（测试条 件：0dB=1V/Pa，频率1kHz，供电电压8V）；频率响应范围：2dB衰减 300Hz~4kHz；信噪比：＞50dB；指向性：全指向性；电流损耗：最大 0.5mA@10V；工作电压范围：1.5~10V；工作温度：-20~+70℃。

首先考虑限制条件一：在V_GS=0V，V_GD=V_GS—V_DS<V_GS(off)情况下FET 进入恒流区。而FET的预夹断电压为V_GS(off)=-0.7V，驻极体极头上的永久 电荷保证了V_GS满足要求，即FET总能开启，所以偏置电阻R_b应保证V_DS>0.7V， 考虑参数裕量，取V_DS>1V。采用伪差分的偏置电阻，驻极体MIC的抗干扰性 增强，按照以上推导，则有：

V_DS=V_偏置-I_DS*(2*R_b+R’)>1

优化上述公式，得到公式(1)，计算出偏置电阻R_b的阻值为：

R_b<((V_偏置-1)/I_DS-R’)/2                            (1)

其中，电压单位V，电流的单位为A，电阻的单位为Ω，V_偏置为驻极体 MIC的外加偏置电源（如上述参数供电电压的参数值为8V），I_DS为驻极体 MIC的最大电流损耗（如上述参数I_DS为0.5mA），R’为驻极体MIC内置的电 阻（如上述参数R’为330Ω，若驻极体MIC的参数中未包括该参数，则R’ 的取值为0）。

再考虑限制条件二：

该限制条件二以用户采用手持通话方式时，用户的嘴距离驻极体MIC约 7cm，正常说话时产生的声压在1KHz为-4.7dBPa为例，在此种情况（以下称 此种情况为情况①）下有如下公式：

U_b=2^0.5*10^(A+B)/20/R_b’*2*R_b                        (2)

其中，U_b为按照公式(1)计算出来的偏置电阻R_b的对应情况①的交流输 出电压峰峰值，单位为mV，A为驻极体MIC的灵敏度值，单位为dBV/Pa，B 为情况①中描述的说话产生的声压-4.7dBPa，R_b’为FET的外接偏置电阻值 （如上述参数外接偏执电阻为680Ω）。

将按照公式（2）得出的U_b与U’进行比较，如果U’-U_b≥0，则 计算U_b时采用的偏置电阻的阻值作为连接到FET漏极和源极上的偏置电阻 R_b为对应情况①的阻值，其中U’为驻极体MIC对应的接收端的最大输入电 压。如果U’-U_b<0，则令U_b=U’，按照公式(2)计算出对应情况①的偏置 电阻R_b的阻值。

需要另外说明的是，在高声尖叫、低声说话、免提通话等情况下产生的 声压B中会有差值△B，此种情况下需在公式(2)中增加△B，公式（2）可以 演变为如下公式：

U_b=2^0.5*10^{(A+B+△B)/20}/R_b’*2*R_b                        (3)

依据公式（3）计算的过程可以参照公式（2）的具体过程，对此不再加 以阐述。在公式（3）中△B的取值以实际测量值为准，比如高声尖叫△B 为正，低声说话△B为负。

步骤103：获取噪声衰减，选取所述噪声衰减对应的低通滤波器，并 调整所述低通滤波器的参数，以选取所述FET的外加偏置电源对应的低 通滤波器。

在本实施例中，驻极体MIC中的放大电路选用的是FET，所以需要 为FET外加一个直流电压作为FET的外加偏置电源，为其提供偏置电压。 而该外加偏置电源存在噪声则会对FET的正常工作产生干扰，所以为了 保证FET的正常工作，提高其抗干扰能力，在外加偏置电源和FET之间 添加与所述FET的外加偏置电源对应的低通滤波器。

由公式20*Lg（△U1/△U2）计算出噪声衰减，根据所述噪声衰减选取 低通滤波器，其中，△U1为接口电路的噪声，△U2为所述FET的外加偏 置电源噪声。

在本实施例中，该低通滤波器的截止频率的范围可以根据驻极体 MIC所需信号的频带范围。如驻极体MIC转换的电信号的频带范围 （f1~f2），所设计的低通滤波器的截止频率的范围小于f1。在确定低通滤 波器的截止频率的范围后，再依据噪声衰减，对低通滤波器的截止频率 进行调整，确定低通滤波器的截止频率。

步骤104：选取带通滤波器并调整所述带通滤波器参数，得出调整后 的带通滤波器，由所述调整后的带通滤波器对接口电路的输出噪声进行 滤波。

其中，选取带通滤波器是为了滤除驻极体MIC自身引入的噪声或者 接口电路的导线所串入的噪声。即此步骤需要滤除驻极体MIC生成的电 信号的频带范围（f1~f2）之外的干扰。

首先判断在经过FET放大之后电信号对应的声音信号的强度是否满 足终端预设的声音信号的强度。在经过FET放大之后电信号对应的声音 信号的强度不满足终端预设的声音信号的强度的情况下，选择有源放大 带通滤波器，并依据驻极体MIC自身引入的噪声或者接口电路的导线所 串入的噪声调整有源放大带通滤波器的第一截止频率和第二截止频率； 在经过FET放大之后电信号对应的声音信号的强度满足终端预设的声音 信号的强度的情况下，选择无源带通滤波器，并依据驻极体MIC自身引 入的噪声或者接口电路的导线所串入的噪声调整无源放大带通滤波器的 第一截止频率和第二截止频率。其中，第一截止频率和第二截止频率是 带通滤波器的两个截止频率，并且第一截止频率可以大于第二截止频率。

需要说明的是，经过FET放大之后电信号对应的声音信号是电信号 转换得出的信号，但在信号未传输到终端之前，信号仍以电信号方式传 输，终端是目前所使用的电声换能设备，如喇叭，预设的声音信号的强 度根据用户需求不同而不同。

在调整带通滤波器的截止频率时，首先计算噪声衰减，而噪声衰减 的计算公式同步骤103中。由公式20*Lg（△U1/△U2）计算出噪声衰减， 根据所述噪声衰减选取带通滤波器，并依据驻极体MIC生成的电信号的频 带范围，调整带通滤波器的截止频率范围，得出带通滤波器的第一截止频 率和第二截止频率。其中，△U1为接口电路的噪声，△U2为所述驻极体 MIC自身引入的噪声或者接口电路的导线所串入的噪声。

步骤105：选取射频滤波电容进行射频降噪滤波。

全球通信系统（GSM，Global System for Mobile communications） 900MHz、1800MHz等（双频为900MHz、1800MHz，四频为900MHz、 1800MHz、950MHz、1900MHz）的干扰，是本步骤所要滤除的干扰。

在本实施例中选取射频滤波电容对GSM的干扰进行滤波。由于射频 滤波电容的高频等效电路模型为等效串联电感（ESL）、等效串联电阻 （ESR）和电容C串联，在谐振点射频滤波电容对此频点的干扰阻抗为 最低，滤波的效果最好，因此根据串联谐振公式f＝（ESL*C）-^1/2/2*π得 到最佳射频滤波电容，其中，ESL为等效串联电感，f为射频干扰频率， C为所选射频滤波电容。

应用上述技术方案，TVS依据接口电路的静电模型和静电模型对应 的强度等级选取，可以对驻极体MIC进行静电防护。在FET的漏极和源 极上连接偏置电阻以保证FET正常工作的同时保证输出增益。而低通滤 波器、带通滤波器和射频滤波电容的选取可以滤除噪声，提高驻极体MIC 的抗干扰。因此，本申请提供的接口电路设计方法应用到驻极体MIC中， 可以提高驻极体MIC的抗干扰、抗静电和输出增益功能。

进一步，本申请在如图1所示的接口电路设计方法的基础上，还可 以进行PCB优化，如图2所示。其中图2为本申请提供的接口电路设计 方法的另一种流程图，在图1基础上，还包括步骤106：PCB优化。

在本实施例中PCB优化可以包括以下几个方面：首先，从驻极体 MIC至驻极体MIC对应的接收端依次放置TVS、偏置电阻、带通滤波器 和射频滤波电容。其次，将所述接口电路设计为差分电路，所述PCB划 分为第一接地层、第二接地层以及设置在所述第一接地层和第二接地层 之间的信号层，其中所述第一接地层和所述第二接地层分别接地，并且 通过过孔连接，所述信号层传输差分信号，所述差分信号的走线等长， 并且所述差分信号的走线未跨越或平行于较大噪声的走线。在本实施例 中，通过这一设计可以尽可能的减小驻极体MIC中的噪声。

对于前述的各方法实施例，为了简单描述，故将其都表述为一系列 的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动 作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时 进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均 属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。

与上述实施例相对应，本申请还提出了一种接口电路设计系统，请 参阅图3所示，所述接口电路设计系统包括：第一选取模块201、第二选 取模块202、第三选取模块203、第四选取模块204和第五选取模块205， 其中:

第一选取模块201，用于根据接口电路的静电模型和所述静电模型对 应的强度等级，选取与所述静电模型和所述等级对应的TVS，以对驻极 体麦克风MIC进行静电防护。

在选取TVS时，首先依据实际应用环境选取一个接口电路的静电模 型和该静电模型的一个强度等级，然后在驻极体MIC上连接一个TVS， 再根据该静电模型测试驻极体MIC，若测试后功能等级达到要求，则直 接使用该TVS，以对驻极体MIC进行静电防护，否则，重新选取其他TVS， 直至测试后的等级达到要求的功能等级。

第二选取模块202，用于根据驻极体MIC中的场效应管FET的工作 状态和输出增益，选取与所述FET的漏极和源极连接的偏置电阻。

在本实施例中，驻极体MIC中的放大电路选用的是FET，而该FET 工作在恒流区，且保证自身的输出增益，需要一个偏置电阻与场效应管 的漏极相连到电源；一个偏置电阻与场效应管的源极相连到地。而偏置 电阻的选取则可以根据驻极体MIC中的场效应管FET的工作状态和输出 增益选取，具体请参阅方法实施例中的具体说明，对此不再加以阐述。

请参阅图4，其示出了本申请提供的接口电路设计系统中第二选取模 块的一种结构示意图，第二选取模块202包括：第一计算单元301、第二 计算单元302和第一比较单元303，其中：

第一计算单元301，用于依据公式R_b＜（（V_偏置-1）/I_DS-R’）/2得出 一个偏置电阻R_b，其中所述R’为驻极体MIC的内置电阻，V_偏置为所述 FET的外加偏置电源，I_DS为驻极体MIC的最大电流损耗。

第二计算单元302，依据U_b=2^0.5*10^（A+B)/20/R_b’*2*R_b得到偏置电阻 R_b对应的交流输出电压峰峰值U_b，R_b’为FET的外接偏置电阻，其中，A 为驻极体MIC的灵敏度值，B为声压。

第一比较单元303，用于比较U’和U_b，在U’不小于U_b的情况下，将 得出的R_b作为最佳差分偏置电阻。在U’小于U_b的情况下，用U_b代替U’， 并触发第二计算单元302，由第二计算单元302，得到交流输出电压峰峰值 U_b对应的偏置电阻R_b。

请参阅图5，其示出了本申请提供的接口电路设计系统中第二选取模 块的另一种结构示意图，第二选取模块202包括：第三计算单元401、第 四计算单元402和第二比较单元403，其中：

第三计算单元401，用于依据公式R_b＜（（V_偏置-1）/I_DS-R’）/2计算 出一个偏置电阻R_b。

第四计算单元402，依据公式U_b=2^0.5*10^{(A+B+△B)/20}/R_b’*2*R_b得到偏 置电阻R_b对应的交流输出电压峰峰值U_b，其中，A为驻极体MIC的灵敏 度值，B为声压，△B为在B的差值。

第二比较单元403，用于比较U’和U_b，在U’不小于U_b的情况下，将得 出的R_b作为最佳差分偏置电阻；在U’小于U_b的情况下，用U_b代替U’，并 触发第四计算单元402，由第四计算单元402，得到交流输出电压峰峰值U_b对应的偏置电阻R_b。

第二选取模块202的两种不同结构分别针对正常说话和非正常说话两种 情况，其中非正常说话包括高声尖叫、低声说话和免提通话中任一种情况， 在非正常说话情况下产生的声压B中会有差值△B，此种情况下第四计算单 元402的计算公式相对于第二计算单元302的公式中B需要增加△B，△B 为B的差值。

第三选取模块203，用于获取噪声衰减，选取所述噪声衰减对应的低 通滤波器，并调整所述滤波器的参数，以选取所述FET的外加偏置电源 对应的低通滤波器。

在本实施例中，驻极体MIC中的放大电路选用的是FET，所以需要 为FET外加一个直流电压作为FET的外加偏置电源，为其提供偏置电压。 而该外加偏置电源会对FET的正常工作产生干扰，所以为了保证FET的 正常工作，提高其抗干扰能力，在外加偏置电源和FET之间添加与所述 FET的外加偏置电源对应的低通滤波器，具体请参阅方法实施例中的具 体说明，对此不再加以阐述。

请参阅图6，其示出了本申请提供的接口电路设计系统中第三选取模 块的一种结构示意图，第三选取模块203包括：计算单元501、频率范围 确定单元502、调整单元503，其中：

计算单元501，用于根据公式20*Lg（△U1/△U2） 计算出噪声衰减， 其中，△U1为接口电路的噪声，△U2为所述FET的外加偏置电源噪声。

频率范围确定单元502，用于根据驻极体MIC生成的电信号的频带范 围，确定低通滤波器的截止频率的范围。

调整单元503，用于依据噪声衰减，调整低通滤波器的截止频率，以选 取所述FET的外加偏置电源对应的低通滤波器。

第四选取模块204，用于选取带通滤波器并调整所述带通滤波器参 数，得出调整后的带通滤波器，由所述调整后的带通滤波器对接口电路 的输出噪声进行滤波。其中选取带通滤波器是为了滤除驻极体MIC自身 引入的噪声或者接口电路的导线所串入的噪声，即此模块需要滤除驻极体 MIC生成的电信号的频带范围（f1~f2）之外的干扰，具体请参阅方法实施 例中的具体说明，对此不再加以阐述。

请参阅图7，其示出了本申请提供的接口电路设计系统中第四选取模 块的一种结构示意图，第四选取模块204包括：判断单元601、第一低通 滤波单元602、第二低通滤波单元603，其中，

判断单元601，用于判断在经过FET放大之后电信号对应的声音信 号的强度是否满足终端预设的声音信号的强度。

第一低通滤波单元602，用于在经过FET放大之后电信号对应的声 音信号的强度不满足终端预设的声音信号的强度的情况下，选择有源放 大带通滤波器，并依据驻极体MIC自身引入的噪声或者接口电路的导线 所串入的噪声调整有源放大通滤波器的第一截止频率和第二截止频率。

第二低通滤波单元603，用于在经过FET放大之后电信号对应的声 音信号的强度满足终端预设的声音信号的强度的情况下，选择无源带通 滤波器，并依据驻极体MIC自身引入的噪声或者接口电路的导线所串入 的噪声调整无源放大通滤波器的第一截止频率和第二截止频率。

第五选取模块205，用于选取射频滤波电容进行射频降噪滤波。在本 实施例中，第五选取模块具体用于根据串联谐振公式f＝（ESL*C）-^1/2/2* π得到最佳射频滤波电容，其中，ESL为等效串联电感，f为射频干扰频 率，C为所选射频滤波电容。

进一步，本申请提出的接口电路设计系统还包括PCB设计模块206， 请参阅图8，PCB优化模块206，用于从驻极体MIC至驻极体MIC对应 的接收端依次放置TVS、偏置电阻、带通滤波器和射频滤波电容，并将 所述接口电路设计为差分电路。所述PCB划分为第一接地层、第二接地 层以及设置在所述第一接地层和第二接地层之间的信号层，其中所述第 一接地层和所述第二接地层分别接地，并且通过过孔连接，所述信号层 传输差分信号，所述差分信号的走线等长，并且所述差分信号的走线未 跨越或平行于较大噪声的走线。在本实施例中，通过这一设计可以尽可 能的减小驻极体MIC中的噪声。

与上述实施例相对应，本申请提出了一种接口电路，如图9所示， 为此接口电路的结构框图，包括：TVS、第一偏置电阻、第二偏置电阻、 FET、低通滤波器、带通滤波器和射频滤波电容，其中，FET的输出端漏 极及源极连接TVS，且连接带通滤波器的输入端，带通滤波器的输出端 连接射频滤波电容，第一偏置电阻连接FET的漏极，第二偏置电阻连接 FET的源极，且外加偏置电源经低通滤波器连接FET的漏极偏置电阻。

声音信号首先进入MIC，被转换生成电信号，在驻极体MIC上连接 一个TVS，对MIC进行静电防护，然后，TVS连接放大电路，选用的是 偏置电阻与MIC内部的FET组成的放大电路，而该FET工作在恒流区， 且保证自身的输出增益，需要一个偏置电阻与场效应管的漏极相连到电 源；一个偏置电阻与场效应管的源极相连到地，为FET外加一个直流电 压作为FET的外加偏置电源，为其提供偏置电压。为了保证FET的正常 工作，提高其抗干扰能力，在外加偏置电源和FET之间添加与所述FET 的外加偏置电源对应的低通滤波器，为了滤除驻极体MIC自身引入的噪 声或者接口电路的导线所串入的噪声，在FET的输出端连接一个合适的 带通滤波器，最后再带通滤波器之后连接射频滤波电容。

以上对本申请所提供的一种接口电路设计方法、系统及接口电路进行 了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了 阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想； 同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方 式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为 对本申请的限制。