小尺寸鳍形结构的制造方法

摘要

本发明提供了一种小尺寸鳍形结构的制造方法，包括以下步骤：在衬底上依次形成第一掩模层和第二掩模层；刻蚀第一掩模层和第二掩模层形成硬掩模图形，其中第二掩模层图形比第一掩模层图形宽；去除第二掩模层图形；以第一掩模层图形为掩模，干法刻蚀衬底，形成鳍形结构。依照本发明的小尺寸鳍形结构制造方法，先制备较大尺寸的硬掩模，而后通过湿法腐蚀制备出宽度可控的、小尺寸硬掩模，最终利用在体硅晶圆的刻蚀上，从而得到所需的小尺寸鳍形结构，提高了器件的电学性能以及集成度，并简化了工艺降低了成本。

说明书

技术领域

本发明涉及一种半导体器件的制造方法，更具体地讲，涉及一种 小尺寸鳍形结构的制造方法。

背景技术

随着半导体特征尺寸持续向着22/15nm的等级不断缩小，栅极宽度减 小带来的负面效应越来越明显，传统的平面型晶体管已不能满足要求。 首先，为了消除短沟道效应，需要向沟道中重掺杂P、B，使得器件阈值 电压上升，还降低了沟道中载流子迁移率，造成器件响应速度下降，且 离子注入工艺控制较难，容易造成阈值电压波动过大等不良结果。其次， 传统的SiGe PMOS硅应变技术也面临瓶颈，在22nm制程节点中，源漏两极 掺杂的Ge元素含量已经占到40％左右，难以再为沟道提供更高程度的应 变。第三，栅氧化物厚度发展也凸显瓶颈，厚度的减薄速度已经难以跟 上栅极宽度缩小的步伐。

2011年5月英特尔宣布22纳米技术节点将采用3维鳍型栅 (FinFET)的器件结构取代之前平面的2维平面栅器件结构，以满足随 器件尺寸缩小而带来的漏电，高功耗等问题。由于2维平面栅在22 纳米技术节点以前一直可以维持摩尔定律的推进，因此3维鳍型栅器 件是否有必要引入，以及在哪一个技术节点引入都是人们一直关注的 问题。在10多年前，3维鳍型栅器件的原型及制作工艺的研究就已展 开。3维鳍型栅器件结构见英特尔发表的示意图1，体硅衬底1上形 成有的氧化物层2，选择性外延生长、刻蚀衬底再填充氧化物或者采 用硅纳米线技术形成多个突出于衬底1而垂直分布的相互平行的鳍 (fin)形或翅形结构3，超薄的栅氧化物层4形成在鳍形结构3上并 包围了沟道区，栅极5形成在氧化物层2而覆盖栅氧化物层4且包围 沟道区、横跨多个鳍形结构3，对栅极5两侧的鳍形结构3掺杂使其 形成源漏区3A/3B，而被栅极5、栅氧化层4覆盖的鳍形结构3的部 分区域成为沟道区3C，其中源漏区3A/3B以及沟道区3C需要足够薄 以增强栅的控制能力。

该器件结构的关键技术之一是在相应体硅晶圆衬底上形成鳍型的 单晶栅条，此栅条将作为器件的源漏区。然而现有的集成电路工艺中， 难以在体衬底上通过已知的沉积、刻蚀等常规工艺来制造小尺寸的鳍 形结构，而硅纳米管等新技术工艺复杂、成本高昂，难以用于大规模 生产，且工艺均匀性有待提高。

为此，急需一种能高效低成本地制作小尺寸鳍形结构的方法。

发明内容

因此，本发明的目的在于提出一种小尺寸鳍形结构的制造方法， 以便高效低成本地制作小尺寸鳍形结构，提高器件性能的同时还能有 效降低成本。

本发明提供了一种小尺寸鳍形结构的制造方法，包括以下步骤： 在衬底上依次形成第一掩模层和第二掩模层；刻蚀第一掩模层和第二 掩模层形成硬掩模图形，其中第二掩模层图形比第一掩模层图形宽； 去除第二掩模层图形；以第一掩模层图形为掩模，干法刻蚀衬底，形 成鳍形结构。

其中，先干法刻蚀形成硬掩模图形且使得第二掩模层图形与第一 掩模层图形等宽，然后湿法腐蚀第一掩模层图形使得第二掩模层图形 比第一掩模层图形宽。

其中，第一掩模层和/或第二掩模层包括氧化硅、氮化硅、氮氧 化硅。

湿法腐蚀的腐蚀液包括DHF、BOE、热磷酸、H₂O₂。

衬底包括单晶硅、SOI、单晶锗、GeOI、SiGe、SiC、InSb、GaAs、 GaN。

其中，衬底晶向依照载流子迁移率控制而不同。

其中，第一掩模层图形和/或鳍形结构的宽度小于等于100

依照本发明的小尺寸鳍形结构制造方法，先制备较大尺寸的硬掩 模，而后通过湿法腐蚀制备出宽度可控的、小尺寸硬掩模，最终利用 在体硅晶圆的刻蚀上，从而得到所需的小尺寸鳍形结构，提高了器件 的电学性能以及集成度，并简化了工艺降低了成本。

本发明所述目的，以及在此未列出的其他目的，在本申请独立权 利要求的范围内得以满足。本发明的实施例限定在独立权利要求中， 具体特征限定在其从属权利要求中。

附图说明

以下参照附图来详细说明本发明的技术方案，其中：

图1显示了现有技术的鳍形栅器件的示意图；

图2至图7依次显示了依照本发明的方法各步骤的剖面示意图。

具体实施方式

以下参照附图并结合示意性的实施例来详细说明本发明技术方 案的特征及其技术效果，公开了一种小尺寸鳍形结构的制造方法。需 要指出的是，类似的附图标记表示类似的结构。

首先参照图2，在衬底10上形成由第一掩模层21和第二掩模层22 构成的硬掩模材料层20，形成方法例如是LPCVD、PECVD等常规沉积方 法。衬底10依照器件电学性能需要而可采用各种衬底材料，例如包括 单晶硅、绝缘体上硅(SOI)、单晶锗、绝缘体上锗(GeOI)，或者 SiGe、SiC、InSb、GaAs、GaN等其他化合物半导体材料，或者为外延 晶片。衬底10的晶向依照载流子迁移率控制的需要而可以是(100)、 (110)或(111)，或者是在底层衬底上通过选择性外延生长(SEG) 形成的具有不同晶向的多个顶部衬底区域。第一掩模层21和第二掩模 层22可包括氧化硅、氮化硅或氮氧化硅，用于稍后刻蚀的硬掩模层， 两者材质不同，例如氧化硅21在下而氮化硅22在上，也可倒置为氮化 硅21在下而氧化硅22在上，或者还可以采用能使得稍后刻蚀时速率不 同的特别是下层刻蚀快于中层、中层快于上层的三层结构。第一掩模 层21厚度a为400～1000并优选600第二掩模层22厚度b为100～ 400并优选200

其次参照图3，刻蚀形成上下等宽的垂直硬掩模图形。在第二掩 模层22上涂敷光刻胶(未示出)并曝光显影形成光刻胶图形，以光刻 胶图形为掩模，采用例如等离子体刻蚀的干法刻蚀，依次刻蚀第二掩 模层22以及第一掩模层21直至露出衬底10，形成硬掩模图形，硬掩模 图形的线条宽度例如为200～400并优选300其中，等离子体刻蚀 气体可包括含卤素气体，例如为碳氟基气体(CxHyFz)、NF₃、SF₆等 含氟气体，以及Cl₂、Br₂、HBr、HCl等其他含卤素气体，还可以包括 氧气、臭氧、氮氧化物等氧化剂。值得注意的是，顶层的第二掩模层 22在等离子体刻蚀中并未完全除去，而是保留有一定的剩余厚度，例 如为大于等于100并优选150刻蚀完成之后采用去离子水等湿法清 洗或通入氧气、氟化气体等干法清洗，完全去除刻蚀产物。

再次参照图4，选择性刻蚀形成上宽下窄的硬掩模图形。依照第 一和第二掩模层材质不同而选择不同的刻蚀液来对第一掩模层层选 择性地湿法刻蚀，形成上宽下窄的硬掩模图形。当第一掩模层21为氧 化硅时，采用例如为稀释氢氟酸(DHF，例如HF∶H₂O＝1∶100)或缓释 刻蚀液(BOE，NH₄F与HF混合物，两者之比例如为2∶1至4∶1)的HF基 化学液，刻蚀温度例如为25℃，由于DHF对于氮化硅的第二掩模层22 腐蚀速率很慢而对于氧化硅的第一掩模层21腐蚀速率较快，因此第一 掩模层图形21的线条会横向缩进，形成如图4所示的类似于螺帽或T型 的上宽下窄的结构。当第一掩模层21为氮化硅时，可采用不与氧化硅 的第二掩模层22反应的热磷酸(H₃PO₄∶H₂O＝85∶15，工艺温度可举证为 160℃)来侧蚀第一掩模层21，也同样形成图4所示结构。同理地，当 掩模层21或22使用氮氧化物时，可采用HF与H₂O₂混合物来腐蚀。图4中 第二掩模层22的线条宽度仍保持为接近或等于图3中的硬掩模图形宽 度，例如为200～400并优选300但是第一掩模层图形21的线条宽 度c小于第二掩模层图形22的线条宽度，例如小于等于100并优选为 50换言之，第二掩模层22具有超出第一掩模层21的悬出部分，左 右各125悬出部分的宽度或者第一掩模层图形21的剩余的线条宽度 c可通过调整腐蚀液配比以及温度来控制横向腐蚀速率而得到，从而 控制最终刻蚀衬底形成鳍形结构的宽度。

上述的SiO₂/Si₃N₄(SiON)双叠层的硬掩模结构，如果只用一层 SiO₂硬掩模，那么在湿法横向腐蚀SiO₂的过程中，由于没有顶层Si₃N₄(SiON)保护，单层的SiO₂硬掩模顶部和侧面将被同时腐蚀，从而无 法有效控制SiO₂硬掩模的形状和横向宽度。因此，本发明有鉴于此， 采用双层硬掩模来控制横向宽度，从而形成最终的小尺寸鳍形结构。

然后参照图5，去除顶层的第二掩模层。使用湿法腐蚀工艺去除 掉硬掩模图形顶部残存的第二掩模层图形22，在衬底10上仅留下第一 掩模层图形21。例如采用热磷酸(H₃PO₄∶H₂O＝85∶15，工艺温度可举证 为160℃)腐蚀氮化硅的第二掩模层22；当第二掩模层22为氧化硅时， 采用HF基化学液，例如为稀释氢氟酸(DHF，例如HF∶H₂O＝1∶100)或 缓释刻蚀液(BOE，NH₄F与HF混合物，两者之比例如为2∶1至4∶1)的HF 基化学液，刻蚀温度例如为25℃)来腐蚀去除。湿法腐蚀工艺完成后 对晶圆进行清洗并干燥。

接着参照图6，刻蚀衬底形成鳍形结构。采用与刻蚀硬掩模图形 相同或类似的干法刻蚀工艺，例如等离子体刻蚀，以留下的第一掩模 层图形21为掩模对衬底刻蚀，直至到达所需的深度，例如200～1000未被第一掩模层图形21阻挡的衬底10将被刻蚀去除而位于第一掩模 层图形21下的衬底10得以保留而形成图6所示的多条鳍形结构，其中 鳍形结构宽度与第一掩模层图形剩余的宽度c相等，例如均为小于等 于100并优选50

最后参照图7，去除剩余的第一掩模层图形21。依照第一掩模层 21材料不同而采用不同的湿法刻蚀液腐蚀去除剩余的第一掩模层图 形21，留下图7所示的多条鳍形结构。例如，当第一掩模层21为氧化 硅时采用HF基刻蚀液，当其采用氮化硅时采用热磷酸，当其采用氮氧 化硅时采用HF与双氧水混合物。

后续的器件制造可以包括在鳍形结构上沉积栅介质层和栅极材 料层、对栅极两侧的鳍形结构源漏离子注入、沉积绝缘层并刻蚀形成 接触孔、沉积接触金属等等，从而完成鳍形栅器件的制造。这些工艺 为本领域公知，在此不再赘述。

依照本发明的小尺寸鳍形结构制造方法，先制备较大尺寸的硬掩 模，而后通过湿法腐蚀制备出宽度可控的、小尺寸硬掩模，最终利用 在体硅晶圆的刻蚀上，从而得到所需的小尺寸鳍形结构，提高了器件 的电学性能以及集成度，并简化了工艺降低了成本。

尽管已参照一个或多个示例性实施例说明本发明，本领域技术人 员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变 和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或 材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在 作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开 的器件结构及其制造方法将包括落入本发明范围内的所有实施例。