用于实现可重构系统配置信息存储的缓存结构和管理方法

摘要

本发明公开了一种用于实现可重构系统配置信息存储的缓存结构，包括层次化的配置信息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵列使用的配置信息；片外存储接口模块：用于建立通信；配置管理单元：用于管理可重构阵列的重构过程，将算法应用中的各个子任务映射到某个可重构阵列上，从而可重构阵列会根据所映射的子任务，加载相应的配置信息以完成可重构阵列的功能重构。从而提高了配置信息缓存的利用效率。并提供了可重构系统配置信息缓存管理的方法，采用混合优先级的缓存更新方法，改变了传统的可重构系统中各个配置信息缓存的管理方式，从而提高了复杂的可重构系统的动态重构效率。

说明书

技术领域

本发明属于嵌入式可重构设计领域，具体地，涉及一种用于实现可重构系统 配置信息存储的缓存结构和可重构系统中配置信息缓存管理的方法。

背景技术

随着FPGA可重构技术的出现，大大改变了传统的嵌入式设计的方法，可重 构计算作为一种新型时空域的计算模式，在嵌入式和高性能的计算领域具有广泛 的应用前景，已经成为当前嵌入式系统发展的趋势。局部动态可重构技术的发展， 代表了一种新的可重构设计思想，大多由可重构硬件和管理硬件功能重构的可重 构配置控制单元构成。可重构配置控制单元，通过更新可重构硬件上的配置信息， 将算法应用中所包含的各个子任务，映射到可重构硬件中的各个计算单元上。可 重构硬件可以采用FPGA的细粒度逻辑单元，也可以是特定功能的粗粒度模块， 使得硬件功能的执行更加灵活，软硬件之间的鸿沟越发的不明显，硬件任务可以 根据需求像软件任务一样灵活的调用和配置。

近年来，可重构计算已经广泛地应用于各类工程应用领域中，主要包括：视 频图像处理、数字信号处理、无线通信、数据加密等。随着各类软件应用的要求 越来越高，相应的，对可重构系统的性能要求也越来越高。例如，视频解码的需 求指标已达到1080p甚至以上，而采用1080p标准需要处理的码流量，是采用 D1标准的码流量的5倍。因此相应的，与处理D1标准的解码应用相比，在处理 1080p标准时，可重构系统的工作性能需要提高到前者的5倍。可重构系统的工 作性能由可重构硬件的计算性能和重构性能共同决定，计算性能反映各个子任务 在可重构硬件上的执行效率，重构性能反映在可重构硬件上实现各个子任务功能 切换的重构效率。提高重构性能的需求主要来自以下两个方面：一方面，为了提 高可重构系统的计算性能，可重构系统中所包含的计算单元的规模不断扩大，因 此可重构系统中需要被重构的计算单元的数目也越来越多。重构过程所需的配置 信息数据量进一步增大，动态重构的时间也随之增加。另一方面，为了最大化地 利用可重构系统中的硬件计算资源，各个计算单元的功能需要频繁地被重构，以 在尽可能短的完成不同任务的映射，因此需要尽可能地减少动态重构的时间。可 重构硬件计算性能的提高，可以通过增加更多的计算单元、提高任务的计算并行 度来实现。优化可重构系统重构性能的关键是提高可重构系统中配置信息的存取 效率。但局部动态可重构系统如何利用算法应用的特点来提高可重构系统中配置 信息的存取效率已经成为了制约可重构技术发展的一个因素。

在可重构系统的设计中，通常会将配置信息暂存在片上的各个配置信息缓存 中，以优化配置信息的存取过程，因此配置信息缓存的管理方法决定了动态重构 的效率。传统的可重构系统中配置信息存储的缓存结构为集中式，即所有的可重 构阵列共享一块很大的配置信息缓存，或者分布式，即每个可重构阵列紧耦合一 块很小的配置信息缓存。对于集中式的配置信息缓存结构，共享的配置信息缓存 会因为被多个可重构阵列访问而产生频繁的访问冲突，从而造成配置信息存取的 效率下降。对于分布式的配置信息缓存结构，若干个配置信息缓存会因为保存相 同的配置信息而造成配置信息缓存的利用率降低。并且传统的可重构系统配置信 息缓存的管理方式不能通过利用算法的特点有效地使用配置信息缓存、提高配置 信息的存取效率，从而限制了可重构系统重构性能以及工作性能的提升。

发明内容

发明目的：针对上述现有技术存在的问题和不足，本发明的目的是提供一种 用于实现可重构系统配置信息存储的缓存结构和管理方法，以实现提高复杂的可 重构系统动态重构效率的优点。

技术方案：为实现上述发明目的，本发明采用的第一种技术方案为一种用于 实现可重构系统配置信息存储的缓存结构，包括层次化的配置信息缓存单元、片 外存储接口模块和配置管理单元；

所述层次化的配置信息缓存单元：用于缓存一段时间内可能被某个或某几个 可重构阵列使用的配置信息；

所述片外存储接口模块：用于实现所述层次化的配置信息缓存单元与外部存 储器建立通信；

所述配置管理单元：用于管理可重构阵列的重构过程，包括将算法应用中的 各个子任务映射到某个可重构阵列上，以及设置层次化配置信息缓存单元的优先 级策略；当某个新的子任务被映射到可重构阵列上时，这个可重构阵列会根据所 映射的子任务，加载相应的配置信息以完成可重构阵列的功能重构。

优选的，所述层次化的配置信息缓存单元包括L1配置信息缓存、L2配置信 息缓存以及L3配置信息缓存；

所述L1配置信息缓存：与单个可重构阵列紧耦合，用于缓存一段时间内仅 被某个可重构阵列使用的配置信息；

所述L2配置信息缓存：与单个可重构处理单元紧耦合，用于缓存一段时间 内可能被同一可重构处理单元中多个可重构阵列使用的配置信息；

所述L3配置信息缓存：可以被多个可重构处理单元共享访问，用于缓存一 段时间内可能被多个可重构处理单元中可重构阵列使用的配置信息。

优选的，所述配置管理单元还设置层次化配置信息缓存单元的优先级策略。

优选的，所述配置信息缓存单元包括：

配置信息存储单元：用于暂存可重构阵列的配置信息；

配置信息优先级查找表单元：用于存放配置信息的优先级设置信息；

配置缓存控制逻辑单元：用于管理对配置信息存储单元的读取访问，以及配 置信息存储单元中配置信息的更新；

配置信息输入接口：用于接收外部输入的配置信息，配置缓存控制逻辑单元 将接收到的配置信息存放到配置信息存储单元；

配置信息输出接口：用于外部模块读取配置信息存储单元中的配置信息。

优选的，所述配置信息缓存单元还包括：优先级设置接口，用于初始化配置 信息缓存单元中的优先级设置，并将优先级设置信息输入所述配置信息优先级查 找表单元。

本发明采用的第二种技术方案为一种利用如上所述的用于实现可重构系统 配置信息存储的缓存结构的配置信息缓存管理的方法，将配置信息划分为三级优 先级，并且基于三级优先级的划分机制，采用混合优先级的管理策略；所述三级 优先级包括：频度优先级，反映某套配置信息是否被频繁地读取，越频繁则频度 优先级越高；关联度优先级，反映各套配置信息之间是否存在调用关系，调用次 数越多则关联度优先级越高；计算复杂度优先级，反映某套配置信息是否需要多 个可重构阵列共同完成，需要共同完成的可重构阵列数量越多则计算复杂度优先 级越高；所述混合优先级的管理策略如下：(1)对于频度优先级高并且计算复杂 度优先级低的配置信息，优先保留在L1配置信息缓存中；(2)对于频度优先级 高并且计算复杂度优先级高的配置信息，首先判断需要当前配置信息的可重构阵 列是否在同一可重构处理单元中，如果在，则当前配置信息优先保留在L2配置 信息缓存中，如果不在，则当前配置信息优先保留在L2配置信息缓存和L3配置 信息缓存中；(3)如果当前配置信息与另外几套配置信息存在高的关联度优先级， 则一旦当前配置信息被替换出配置信息缓存单元，则同时将另外的这几套配置信 息设置为优先替换候补项。

有益效果：本发明通过提供一种可重构系统中配置信息缓存的混合优先级管 理方法及用于实现可重构系统配置信息存储的缓存结构，针对算法结构的特点和 算法在可重构硬件上映射的特点，将配置信息的特点归纳为三级优先级，并且基 于三级的优先级划分机制，采用混合优先级的管理策略，使得各级配置信息缓存 的利用率提高、访问冲突降低、访问命中率提高。改变了传统的可重构系统中配 置信息缓存的管理方式，从而提高了复杂的可重构系统的动态重构效率。

附图说明

图1为本发明实施例所述的用于实现可重构系统配置信息存储的缓存结构 的结构示意图；

图2为配置信息缓存的结构示意图；

图3为可重构系统中配置信息缓存的工作过程图；

图4为本发明实施例所述的用于实现可重构系统配置管理的微处理器应用 连接图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于 说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员 对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

如图1所示，用于实现可重构系统配置信息存储的缓存结构，包括层次化的 配置信息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵列使用的 配置信息；片外存储接口模块：用于实现所述层次化的配置信息缓存单元与外部 存储器(即图中的片外存储器)建立通信；配置管理单元：用于管理可重构阵列 的重构过程，将算法应用中的各个子任务映射到某个可重构阵列上，从而可重构 阵列会根据所映射的子任务，加载相应的配置信息以完成可重构阵列的功能重 构。其中，各级配置信息缓存具有相似的硬件结构，如图2所示，包括：配置信 息存储单元：用于暂存可重构阵列的配置信息；配置信息优先级查找表单元：用 于存放配置信息的优先级设置信息；配置缓存控制逻辑单元：用于管理对配置信 息存储单元的读取访问，以及配置信息存储单元中配置信息的更新；配置信息输 入接口：用于接收外部输入的配置信息，配置缓存控制逻辑单元会将接收到的配 置信息存放到配置信息存储单元；配置信息输出接口：用于外部模块读取配置信 息存储单元内暂存的配置信息；优先级设置接口：用于初始化配置信息缓存中的 优先级设置。

如图3所示，可重构系统中配置信息缓存的工作过程，包括配置信息的加载 和配置信息缓存的更新。其中，配置信息的加载过程包括如下5个步骤：

(1)所述配置管理单元在系统运行过程中，新的子任务映射到可重构阵列；

(2)可重构阵列从L1配置信息缓存中读取当前映射子任务对应的配置信 息。如果当前所需的配置信息在L1配置信息缓存中，则访问命中，直接读取所 需的配置信息并加载到可重构阵列中，完成可重构阵列的功能重构；否则，访问 不命中，则转到步骤(3)；

(3)L1配置信息缓存从L2配置信息缓存中读取配置信息：如果当前所需 的配置信息在L2配置信息缓存中，则访问命中，直接读取所需的配置信息并且 更新L1配置信息缓存，然后转到步骤(2)；否则，访问不命中，则转到步骤(4)；

(4)L2配置信息缓存从L3配置信息缓存中读取配置信息：如果当前所需 的配置信息在L3配置信息缓存中，则访问命中，直接读取所需的配置信息并且 更新L2配置信息缓存，然后转到步骤(3)；否则，访问不命中，则转到步骤(5)；

(5)L3配置信息缓存从片外存储器中读取配置信息，并且更新L3配置信 息缓存，然后转到步骤(4)。

如图4所示，H.264协议的高清数字视频解码(H.264 1080p30fps HiPLevel4)采用了本发明所提出的可重构系统中配置信息缓存的混合优先级管 理方法及用于实现可重构系统配置信息存储的缓存结构，能够实现H.264 1080p30fps HiPLevel4的高清视频解码要求。该系统的结构包括：用作配置 管理单元的ARM7TDMI处理器、可重构处理单元、L1配置信息缓存、L2配置信息 缓存、L3配置信息缓存、用作配置信息总线的AXI总线、片外存储接口和用作 片外存储器的DDR SDRAM。选择具有小型、快速、低能耗、编译器支持好等优点 的ARM7TDMI处理器作为配置管理单元，用于控制系统运行的调度和配置；L3配 置信息缓存与L2配置信息缓存通过64bitAXI总线相连；L2配置信息缓存与L1 配置信息缓存通过专用的访问接口互连，数据位宽为128bit；L1配置信息缓存 与可重构阵列之间通过专用的访问接口互连，数据位宽为256bit；外部存储器 选用最常用的嵌入式外部存储器DDR SDRAM，支持64bit的数据访问位宽，具有 良好的性价比以及能耗比；可重构处理单元总共有两个，每个可重构处理单元中 包含4个可重构阵列，每个可重构阵列均含有8×8个可重构计算单元，每个计 算单元可以支持单周期的16位算术操作和逻辑操作。对于该验证系统，对应的 每个配置信息内核的大小为2Kbit。配置信息缓存的容量设置为：8块L1配置信 息缓存，每块为1Kbyte；2块L2配置信息缓存为，每块为4Kbyte，1块L3配置 信息缓存，容量为8Kbyte，所以配置信息缓存的总容量为 1×8+4×2+8×1=32Kbyte。作为对比实验，设置了对比验证系统1、对比验证系 统2。其中，对比验证系统1中，即集中式配置信息缓存结构，基于上述系统， 去除系统中的L1配置信息缓存和L2配置信息缓存，仅保留L3配置信息缓存， 并将容量设置为32Kbyte，缓存管理方法相似，更新策略为传统设计中常用的LRU 策略(最近最少使用策略)。对比验证系统2中，即分布式配置信息缓存结构， 基于上述系统，去除系统中的L2配置信息缓存和L3配置信息缓存，仅保留8 块L1配置信息缓存，并将每块的容量设置为4Kbyte，所以总容量同样为32Kbyte， 缓存管理方法相似，更新策略同样为传统设计中常用的LRU策略。实验结果表明， 在同样32Kbyte的配置信息缓存容量情况下，采用本发明提出的配置信息存储的 缓存结构以及相应的配置信息缓存管理的方法，可重构系统完成功能重构的周期 数，仅为对比验证系统1和对比验证系统2的30％以下，即重构效率提高了3倍 以上。