改善开关电源输出电压瞬态响应的控制电路

摘要

本发明涉及开关电源技术。本发明公开了一种改善开关电源输出电压瞬态响应的控制电路，包括分频器单元、存储器单元、比较器单元；所述分频器单元与开关电源高端开关管的驱动信号连接，用于根据该驱动信号产生控制信号对所述存储器单元进行控制；所述存储器单元与反馈电压连接，在所述控制信号控制下对上一个周期反馈电压的最大值进行采集和存储；所述比较器单元与存储器单元连接，将反馈电压的瞬时值与所述最大值进行比较，当反馈电压的瞬时值大于最大值时，所述比较器单元输出信号翻转，关断开关电源高端功率管。本发明实现了良好的输出恢复，缩短了恢复时间并减小了过冲电压。本发明可广泛用于开关电源、DC-DC变换器等。

说明书

技术领域

本发明涉及开关电源技术，特别涉及DC-DC（直流-直流）开关转换器输出电压瞬态响应 控制电路。

背景技术

DC-DC开关转换器是现代电力电子技术领域利用PWM（脉冲宽度调制）或者PFM（脉冲频 率调制）等调制方式控制开关管开启和关断的时间比率，维持稳定输出电压的变换器。目前， 常用的控制方式有电压模式控制，电流模式控制和恒定导通时间（COT）控制等，而COT控制 模式在近年来以其控制环路结构简单，系统响应速度快等优点而被广泛应用，但是基于COT 控制模式的开关电源当其负载由重载跳变到轻载时，输出电压的瞬态响应很差。

在COT控制模式中，当负载由重载跳变到轻载时，输出电压会做出相应的调整。假如电 路是理想的，那么输出电压调整得很快，瞬态响应可以在很短的时间内完成，但是导致输出 瞬态响应不能很快做出调整的原因是此时输出电压过冲很大，再加上这时的输出电流比较小， 所以输出电压调整的时间就变得很长，这就是开关电源瞬态响应差的表现。

发明内容

本发明所要解决的技术问题，就是针对开关电源当负载由重载跳变到轻载时，输出电压 不能及时完成调整，瞬态响应差的缺点，提供一种改善开关电源输出电压瞬态响应的控制电 路，改善开关电源的瞬态响应。

本发明解决所述技术问题，采用的技术方案是，改善开关电源输出电压瞬态响应的控制 电路，其特征在于，包括分频器单元、存储器单元、比较器单元；

所述分频器单元与开关电源高端开关管的驱动信号连接，用于根据该驱动信号产生控制 信号对所述存储器单元进行控制；

所述存储器单元与反馈电压连接，在所述控制信号控制下对上一个周期反馈电压的最大 值进行采集和存储；

所述比较器单元与存储器单元连接，将反馈电压的瞬时值与所述最大值进行比较，当反 馈电压的瞬时值大于最大值时，所述比较器单元输出信号翻转，关断开关电源高端功率管。

具体的，所述控制信号为一对反相信号。

进一步的，所述分频器单元具有竞争抑制机制，用于避免出现竞争冒险。

具体的，所述分频器单元包括电平移位单元、D型触发器、与非门和3只反相器。

具体的，所述存储器单元包括两个共源共栅结构的电流镜、一个运放单元、一个存储电 容和一个传输门单元。

具体的，所述比较器单元包括一个比较器和一个与非门。

本发明的有益效果是，克服了传统COT控制模式开关电源负载由重载跳变为轻载时瞬态 响应很差的缺点，实现了良好的输出恢复，缩短了恢复时间并减小了过冲电压。本发明还具 有电路结构简单，负载响应快等优点，能够改善开关电源在重载跳变为轻载时的瞬态响应 过程。

附图说明

图1是现有技术开关电源结构示意图；

图2是本发明结构示意图；

图3是实施例的分频器单元结构示意图；

图4是实施例的存储器单元结构示意图；

图5是实施例的比较器单元结构示意图；

图6是现有技术开关电源输出电压波形示意图；

图7是采用本发明控制电路的开关电源输出电压波形示意图。

图中信号标注符号：SW、HSD、LSD分别表示图中对应位置信号电压；HSD为高端开关管 HS-FET的驱动信号，LSD为低端开关管LS-FET的驱动信号；BST为自举电压；Vdd为数字电 源；VSS为数字地；Vin为输入电压；Vout为输出电压；VFB为反馈电压；VFBmax是一个周 期反馈电压的最大值；Ctro1和Ctro2为分频器单元输出的控制信号，是两个反相的信号； Vsoft为开关电源软启动信号；LOG为比较器单元输出信号；IB为开关电源系统提供的偏置 电流。

具体实施方式

下面结合附图及实施例，详细描述本发明的技术方案。

开关电源基本结构如图1所示，包括控制单元、逻辑处理单元、驱动电路、高端开关管 HS-FET、低端开关管LS-FET，以及NMOS管M1、二极管D1和自举电容C_BST构成的自举电路等。驱 动电路跟随逻辑处理单元给出的输出逻辑进行相应的动作，当逻辑处理单元使得驱动电路输 出的高端开关管HS-FET驱动信号HSD有效，驱动信号LSD无效时，高端开关管HSFET导通，低 端开关管LS-FET关断，电源给电感L充电，同时电感电流流到输出电容Cout上，使得输出电压 Vout产生跟随电感电流上升的纹波；反之，当逻辑处理单元使得驱动电路的驱动信号HSD无效， 驱动信号LSD有效时，高端开关管HS-FET关断，低端开关管LS-FET开启，开关电源处于续流阶 段，电感L通过低端开关管LS-FET的寄生二极管进行续流，电流逐渐下降，相应的输出电压产 生跟随电感电流向下的纹波。这一过程中，电阻Rf1和Rf2构成的采样电路也不断的对输出电 压进行采样，其输出电压为反馈电压VFB。图中NMOS管M1、二极管D1和自举电容C_BST构成的自 举电路，其功能是使高端开关管HS-FETHSD开启和关断时，其栅极和源极之间的电压（即图1 中HSD和SW之间的电压）能够保持在一个比较合理的范围内，不至于使高端开关管HS-FETHSD 的驱动电压过大。

本发明改善开关电源输出电压瞬态响应的控制电路结构如图2所示，包括分频器单元、 存储器单元、比较器单元。分频器单元与开关电源高端开关管HS-FET的驱动信号HSD连接， 根据驱动信号HSD产生一对反相的控制信号对存储器单元进行控制。存储器单元与反馈电压 VFB连接，在控制信号控制下对上一个周期反馈电压的最大值VFBmax进行采集和存储。比较 器单元与存储器单元连接，将反馈电压VFB的瞬时值与该最大值VFBmax进行比较，当反馈电 压VFB的瞬时值大于该最大值VFBmax时，比较器单元输出信号翻转，通过逻辑处理单元和驱 动电路关断开关电源高端开关管HS-FET。

分频器单元的作用是对高端开关管HS-FET的驱动信号HSD做两分频，两分频信号再经过 后续的数字处理后作为存储单元的控制信号，进行对VFB的存储操作。存储器单元存储的信 号是反馈电压VFB在上一个周期的最大值VFBmax，其作为比较器单元的输入端信号，与此同 时反馈电压VFB也被送到比较器单元的输入端，对反馈电压VFB的瞬时值与该最大值VFBmax 进行比较，由于VFB是随驱动信号HSD周期性变化的，而反馈电压VFB的存储信号（VFBmax） 每个周期替换一次，也就是说比较器单元比较的是VFB信号在相邻两个周期之间的变化情况。 正常工作时，由于相邻的工作周期之间的VFB是一致的，所以，比较器单元就不会发生翻转， 只有当输出负载由重载跳变为轻载时，由于输出电压会出现过冲，那么VFB也会发生过冲， 此时，由于VFB已经达到了比较器单元的比较上限，所以，比较器单元输出电平翻转，该电 平经过后级的逻辑处理单元和驱动电路，关断高端开关管HS-FET。本发明的控制电路就是通 过这样的方式来缩短输出恢复时间和过冲电压，达到改善输出瞬态响应的目的。

实施例

图3、图4和图5分别示出了本例的分频器单元、存储器单元和比较器单元的结构。

图3所示的分频器单元包括电平移位单元、D型触发器、第一与非门NAND1以及第一反 相器INV1、第二反相器INV2和第三反相器INV3，其中D型触发器被接成分频器（二分频器）。 电平移位单元的一个输入端接开关电源高端开关管HS-FET的驱动信号HSD，另外四个输入端 分别接BST、SW、Vdd和VSS。其作用是将范围在SW和BST之间的方波信号（驱动信号HSD） 移位到数字电源Vdd和数字地VSS上，驱动信号HSD经移位单元之后就变为范围在VSS和Vdd 之间的一个方波信号，该信号作为分频器的时钟信号和第一反相器的输入信号。电平移位单 元的输出接分频器的时钟信号端CLK和第一反相器的输入端，分频器的RD是其清零端，与系 统启动相关联，每当系统启动时，RD对分频器进行初始化。分频器的输入端D与输出QN相 连，Vdd和VSS为分频器提供电源和地。第一反相器INV1的输出接第二反相器INV2的输入 端和电容Cdelay的一端，电容Cdelay的另一端接地。移位后的信号经过第一反相器INV1和 电容Cdelay产生一个很小的延时，延时后的信号再经过第二反相器INV2后与分频器的输出 Q一起输入到第一与非门NAND1进行与非运算。这样做的目的是为了避免信号出现竞争冒险， 因为HSD经过移位后在实际中是有一个上升沿的，所以该信号通过第一反相器INV1、电容 Cdelay和第二反相器INV2的处理后再与分频器的输出进行与非运算，这样就避开了两个信 号都在上升沿的可能，从而避免了竞争冒险，保证了电路正常工作，这就是本发明的竞争抑 制机制。第一与非门NAND1的输出端为控制信号Ctro1，该信号经第三反相器INV3反相后输 出控制信号Ctro2。

两个反相的控制信号Ctro1和Ctro2用于控制存储器单元的工作过程。本例存储器单元由 两个共源共栅结构的电流镜、一个运放单元A0、一个存储单元C_REF（实际上就是一个电容）和 一个传输门单元组成。NMOS电流镜（由NMOS管构成的电流镜）用来处理外部偏置电流IB，PMOS 电流镜（PMOS管构成的电流镜）镜像NMOS电流镜的电流后为运放A0提供偏置。运放A0被接成 单位增益负反馈的形式，这样的结构使得反相端和输出的电压被钳位在VFB上，当某个周期HSD 信号为高时，控制信号Ctro1和Ctro2分别为低电平和高电平，这样传输门单元打开，在这个 周期内VFB的最大值VFBmax被储存在存储单元C_REF上，这里C_REF很小，这样做的目的是为了保证 采样精度，由于比较器单元的反向输入端是采样得到的上个周期中反馈电压VFB的最大值 VFBmax，同时考虑到比较器单元引入的失调电压Vos，这样就给VFB设置了一个比较上限，其 值为：VFBmax+Vos。这个上限是实时可变的，这样控制电路就能够实现实时监测输出电压纹 波的功能。

本例存储器单元电路结构如图4所示，包括5个NMOS管：MN1～5，5个PMOS管：MP1～5， 一个电容CREF和一个运放A0。其中MN1～4构成共源共栅结构的NMOS电流镜，MP1～4构成共源 共栅结构的PMOS电流镜，MP5和MN5构成传输门单元。图4中，第一NMOS管MN1的栅极和漏极 接电流IB，第三NMOS管MN3的栅极和漏极接第一NMOS管MN1的源极，第三NMOS管MN3的栅极接 第四NMOS管的栅极，第三NMOS管MN3和第四NMOS管MN4的源极接地VSS，第四NMOS管MN4的漏 极接第二NMOS管MN2的源极，第二NMOS管MN2的栅极接第一NMOS管MN1的栅极，第二NMOS管MN2 的漏极接第三PMOS管MP3的栅极和漏极，第三PMOS管MP3的源极接第一PMOS管MP1的栅极和漏 极，第一PMOS管MP1和第二PMOS管MP2的源极接电源Vdd，第二PMOS管MP2的栅极接第一PMOS 管MP1的栅极，第二PMOS管MP2的漏极接第四PMOS管MP4的源极，第四PMOS管MP4的源极接运 放A0的电流偏置点，第四PMOS管MP4的栅极接第三PMOS管MP3的栅极，运放A0的同相端接反 馈电压VFB，反相端与运放的输出端相连，并连接到第五NMOS管MN5的漏极和第五PMOS管MP5 的源极上，第五NMOS管MN5的源极和第五PMOS管MP5的漏极连接到VFBmax和电容C_REF一端，电 容C_REF的另一端接地。

本例比较器单元结构如图5所示，包括比较器COMP和第二与非门NAND2。比较器COMP 的同相端接反馈电压VFB，反相端接VFBmax，输出接第二与非门NAND2的一个输入端，第二 与非门NAND2的另一个输入端接开关电源的软启动信号Vsoft，第二与非门的输出信号为LOG。 这样，比较器的输出信号与开关电源的软启动信号Vsoft进行与非运算后才会输出到逻辑处 理单元。当某个周期输出由重载跳变到轻载，那么输出电压就有一个较大的过冲，这时VFB 会触发设定的比较上限值VFBmax+Vos，从而使比较器的输出发生翻转变为高电平（值得指出 的是，这里的Vsoft是与系统软启动相关的一个信号，在系统软启动时，其值为低电平，用 来初始化比较器单元，当软启动完成时，其值变为高电平，这样就放开了比较器，此时，后 端的第二与非门NAND2的功能就相当于一个反相器），对应的，信号LOG翻转为低电平，接着 这个信号作用于驱动电路，将高端开关管HS-FET关闭，从而达到改善系统在重载跳变为轻载 情况下的过冲，提高效率，减少电磁干扰的产生。

图6和图7示出了现有技术开关电源和采用了本发明的控制电路的开关电源，在输出由 重载跳变为轻载时输出电流Iout和输出电压波形Vout的波形。

通过图6和图7的对比可见，现有技术开关电源在输出负载发生跳变时，过冲电压比较 大，为ΔV，且受恢复电流小的影响，使得输出电压恢复时间比较长，为Δt，恢复过程较缓 慢，而采用了本发明的控制电路的开关电源由于及时关断了高端开关管HS-FET，所以能够使 输出在负载跳变时，过冲值减小为ΔV1，且恢复时间缩短为Δt1。另外，显而易见的是，由 于输出电压发生过冲，那么导通时间Ton增大，输出电压Vout的峰值也有所增加，这是因为 Ton与Vout成正比，Vout的过冲使得Ton有一个微小的变化，最终使得跳变后的周期和输出 电压的峰值都有所增大。

综上所示，本发明改善开关电善开关源输出瞬态响应的控制电路克服了传统COT控制电 路在重载跳变为轻载时很差的瞬态响应，实现了良好的输出恢复，缩短了恢复时间并减小了 过冲电压。

本领域的普通技术人员将会意识到，这里描述的实施例是为了帮助读者理解本发明的原 理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术 人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和 组合，这些变形和组合仍然在本发明的保护范围内。特别是电平移位单元和分频器都可以有 很多种实现方法，当然，存储单元中的电流镜结构也可以采用其他形式，这些本领域技术人 员采用的常规替换方式，均在本发明的保护范围内。