一种在FPGA中实现的高速正则表达式匹配引擎及方法

摘要

本发明公开了一种在FPGA中实现的高速正则表达式匹配引擎及方法。该匹配引擎包括DFA表项分发模块、数据包预处理模块、FIFO模块、并行匹配模块、存储器模块及控制器，其中DFA表项分发模块位于软件层，数据包预处理模块、FIFO模块、并行匹配模块、存储器模块及控制器位于硬件层。方法为：将整个数据包的匹配过程划分为并行匹配部分和串行匹配部分，由此形成一种串‑并结合的匹配方式：对于数据包中的大部分字段位置采用并行匹配，对于小部分字段位置采用串行匹配。同时，对于DFA表项的存储，采用寄存器+片内RAM+片外DDR3的三级存储结构。本发明提升了数据包的匹配速度，降低了FPGA片内的资源消耗。