首页> 中国专利> 一种顶层准确约束block端口timing的方法

一种顶层准确约束block端口timing的方法

摘要

本发明提供了一种顶层准确约束block端口timing的方法,对需要进行时序预算的两个有相互timing路径的block分别进行primetime分析,保存相应的session;用primtetime命令get_timing_path报出每个端口的timing属性,得到T0、T1值;判断timing属性中的slack的值;将根据block真实情况计算出来的输入延时、输出延时输出到约束文件中;用约束文件run block的后端流程,优化timing。本发明有益效果:优化后的两个block的时序和优化前的时序一致,且对于每个block来说,采用真实的端口约束,端口处时序违反是真实的,不会因为大的端口timing违反,影响内部时序的优化;有效地减小了顶层时序收敛的难度和工作量,可有效缩短设计周期,减少迭代的次数。

著录项

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2019-07-23

    实质审查的生效 IPC(主分类):G06F17/50 申请日:20190312

    实质审查的生效

  • 2019-06-28

    公开

    公开

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号