FPGA的安全使用验证方法、装置、介质及嵌入式微处理器

摘要

本申请公开了一种FPGA的安全使用验证方法，应用于FPGA中的嵌入式微处理器，包括：调用预先生成的PUF电路的第一数据文件，将FPGA的硬件电路配置为PUF电路；获取PUF电路运行时所生成的随机安全码；在接收到输入的访问请求后，判断访问请求中携带的安全验证码是否与随机安全码匹配；若是，则调用预先生成的业务处理电路的第二数据文件，将FPGA的硬件电路配置为业务处理电路以便进行业务处理。本申请实现了PUF电路和业务处理电路对整个FPGA硬件资源的分时复用，提高了硬件资源的使用率和灵活配置性。本申请还提供了一种FPGA的安全使用验证装置、计算机可读存储介质以及嵌入式微处理器，同样具有上述有益效果。