一种逻辑电路延迟差异比较装置和方法

摘要

一种逻辑电路延迟差异比较装置，第一信号比较支路、第二信号比较支路分别连接于输入激励与仲裁器之间；所述第一信号比较支路包括：所述输入激励经过第一异或门后，经过第一待测逻辑电路的延迟后分为两路信号，一路输出至仲裁器，一路输出至第一反馈控制电路，经过所述第一反馈控制电路的信号返回至所述第一异或门；所述第二信号比较支路包括：所述输入激励经过第二异或门后，经过第二待测逻辑电路的延迟后分为两路信号，一路输出至仲裁器，一路输出至第二反馈控制电路，经过所述第二反馈控制电路的信号返回至所述第二异或门；所述仲裁器，通过比较两路信号的延时信息，确定两路信号的延迟差异。本申请能够有效测量两个相同逻辑电路延迟差异。