闪存芯片销毁装置、电子装置及闪存芯片销毁方法

摘要

一种闪存芯片销毁装置、电子装置和闪存芯片销毁方法，该闪存芯片销毁装置包括控制电路，与控制电路连接的销毁高压输出电路和触发电路；销毁高压输出电路的高压输出端与闪存芯片的VPP引脚连接，通过高压输出端中的目标高压输出端向目标VPP引脚输入销毁电压，可实现对待销毁芯片的销毁，本申请采用的是对VPP引脚输入电压的方式销毁待销毁芯片，所以对销毁电压的要求较低，仅需数十伏的电压即可，极大降低了销毁高压输出电路实现的成本和难度，并且基于VPP引脚的特性，多个闪存芯片的VPP引脚可并联，基于本实施例可同时销毁多个闪存芯片，而无需对闪存芯片逐片销毁，提升了闪存芯片销毁速度，有效减少了销毁装置的器件数量，简化了销毁装置的电路。

说明书

技术领域

本申请涉及终端技术领域，尤其涉及一种闪存芯片销毁装置、电子装置及闪存芯片销毁方法。

背景技术

目前，半导体器件的销毁方式一般分化学销毁、机械粉碎、以及电销毁方式等。对于闪存芯片(NAND FLASH)来说，现有的电销毁技术主要根据高压所输入的芯片管脚来区分，分成VCC(闪存芯片的内核电源输入脚)/VCCQ(闪存芯片的IO电源输入脚)电源口销毁方式、以及数据IO口/控制逻辑IO口销毁方式两大类。

其中，数据IO口销毁方式的主要物理机制是百伏级的高压击穿，优点是不需要大电流外部销毁电源，但在销毁芯片时需逐片销毁，导致控制电路十分复杂、销毁时间长、以及对芯片正常工作电路有一定影响等缺点。

而VCC/VCCQ电源口销毁方式的主要物理机制是安培级的大电流融毁，在这种销毁方式中，单一芯片销毁时所需的电流非常大，若需要多片芯片同时销毁，将导致外部销毁电源难以负担如此大的电流，因此该方式同样需要逐片销毁芯片，仍存在销毁时间长(每片销毁时间耗时数秒)、以及控制电路复杂等缺点。

发明内容

本申请实施例提供一种闪存芯片销毁装置、电子装置及闪存芯片销毁方法，有利于降低对销毁电源的要求、降低销毁电路的复杂性以及提升销毁速度。

本申请实施例第一方面提供一种闪存芯片销毁装置，该闪存芯片销毁装置包括：控制电路，与控制电路连接的销毁高压输出电路和触发电路，其中，所述销毁高压输出电路的高压输出端与闪存芯片的VPP引脚连接；

所述触发电路，用于获取销毁触发信号，将所述销毁触发信号发送给所述控制电路；

所述控制电路，用于在接收到所述销毁触发信号后，生成销毁控制信号，将所述销毁控制信号发送给所述销毁高压输出电路，其中，所述销毁控制信号用于控制所述高压输出端中的目标高压输出端输出销毁电压，与所述目标高压输出端连接的VPP引脚为目标VPP引脚，所述目标VPP引脚所在的闪存芯片为待销毁芯片；

所述销毁高压输出电路，用于在接收到所述销毁控制信号后，通过所述目标高压输出端向所述待销毁芯片的目标VPP引脚输入所述销毁电压，以烧毁所述待销毁芯片上与所述目标VPP引脚连通的电路。

本申请实施例第二方面提供一种电子装置，该电子装置包括闪存芯片以及本申请实施例第一方面提供的闪存芯片销毁装置。

本申请实施例第三方面提供一种闪存芯片销毁方法，应用于与闪存芯片连接的闪存芯片销毁装置，该闪存芯片销毁方法包括：

所述闪存芯片销毁装置中的触发电路获取销毁触发信号，将所述销毁触发信号发送给所述闪存芯片销毁装置的控制电路，其中，所述控制电路与所述闪存芯片销毁装置中的销毁高压输出电路连接，所述销毁高压输出电路的高压输出端与闪存芯片的VPP引脚连接；

所述控制电路在接收到所述销毁触发信号后，生成销毁控制信号，将所述销毁控制信号发送给所述销毁高压输出电路，其中，所述销毁控制信号用于控制所述高压输出端中的目标高压输出端输出销毁电压，与所述目标高压输出端连接的VPP引脚为目标VPP引脚，所述目标VPP引脚所在的闪存芯片为待销毁芯片；

所述销毁高压输出电路在接收到所述销毁控制信号后，通过所述目标高压输出端向所述待销毁芯片的目标VPP引脚输入所述销毁电压，以烧毁所述待销毁芯片上与所述目标VPP引脚连通的电路。

由上可见，本申请方案中，闪存芯片销毁装置的结构较为简单，包括控制电路，与控制电路连接的销毁高压输出电路和触发电路，本申请方案中的销毁高压输出电路的高压输出端与闪存芯片的VPP引脚连接；可以在需要的时候，通过销毁高压输出电路中的目标高压输出端向目标VPP引脚输入销毁电压，实现对待销毁芯片的销毁，由于本实施例中，采用的是对VPP引脚输入电压的方式销毁待销毁芯片，所以对销毁电压的要求较低，仅需数十伏的电压即可，极大降低了销毁高压输出电路实现的成本和难度，并且基于VPP引脚的特性，多个闪存芯片的VPP引脚可并联，所以基于申请方案中闪存芯片销毁装置的结构，可以从一个高压输出端输出销毁电压销毁多个闪存芯片，而不需要对各个闪存芯片逐片销毁，不仅提升了对包含多个闪存芯片的存储装置的销毁效率和销毁速度，还有效减少了闪存芯片销毁装置的器件数量，简化了闪存芯片销毁装置的电路。

附图说明

图1为本申请第一实施例提供的一种闪存芯片销毁装置的结构示意图；

图2为一种闪存芯片的结构图；

图3为本申请第一实施例提供的一种闪存芯片销毁装置的结构示意图；

图4为本申请第一实施例提供的一种闪存芯片销毁装置的结构示意图；

图5为本申请第二实施例提供的一种闪存芯片销毁方法的流程示意图。

具体实施方式

为使得本申请的发明目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

为了解决闪存芯片销毁相关技术中，需逐片销毁闪存芯片导致的，控制电路十分复杂、销毁时间长、以及对闪存芯片正常工作电路有一定影响等问题。本申请实施例提出一种闪存芯片销毁装置。

参见图1，该闪存芯片销毁装置包括：控制电路11，与控制电路11连接的销毁高压输出电路12和触发电路13，其中，销毁高压输出电路12的高压输出端a与闪存芯片的VPP引脚连接；

触发电路13，用于获取销毁触发信号，将所述销毁触发信号发送给所述控制电路11；

控制电路11，用于接收到所述销毁触发信号后，生成销毁控制信号，将所述销毁控制信号发送给所述销毁高压输出电路12，其中，所述销毁控制信号用于控制所述高压输出端a中的目标高压输出端输出销毁电压，与所述目标高压输出端连接的VPP引脚为目标VPP引脚，所述目标VPP引脚所在的闪存芯片为待销毁芯片；

销毁高压输出电路12，用于在接收到销毁控制信号后，通过目标高压输出端向待销毁芯片的目标VPP引脚输入销毁电压，以烧毁待销毁芯片上与目标VPP引脚连通的电路。

本申请实施例中，闪存芯片上与VPP引脚连通的电路包括但不限于读写升压电路，VPP引脚为闪存芯片的外部高压电源输入脚，该外部高压电源主要用于提高芯片的读写操作性能(比如降低读写功耗)等等，外部高压电源从VPP引脚输入的电压一般较低。销毁高压输出电路12中的目标高压输出端输出的销毁电压所烧毁的电路包括但不限于与VPP引脚连通的读写升压电路。可选的，一个示例中，闪存芯片中VPP引脚的正常输入电压为12V。

参见图2，图2示出了一种闪存芯片的结构，但是应当理解的是，闪存芯片的结构并不仅限于图2所示的结构，图1中的高压输出端a与图2中闪存芯片的VPP引脚连接。

在上述的方案中，并未限制销毁高压输出电路的高压输出端的数量以及一个高压输出端连接的VPP引脚的数量，可选的，销毁高压输出电路的高压输出端的数量为至少一个，与一个高压输出端连接的VPP引脚的数量为至少一个。

可以理解的是，本实施例中，可以将多个闪存芯片的VPP引脚连接并联，并与一个高压输出端a连接，高压输出端a的数量以及一个高压输出端a连接的VPP引脚的数量可以根据实际需要设置。

在一个实施例中，如图1所示，高压输出端a的数量可以为1个，高压输出端连接的VPP引脚的数量为N个，闪存芯片的数量为N个(包括图1中的NAND Flash_1、NAND Flash_2······NAND Flash_N)。销毁触发信号可以是任意类型的信号，例如为高电平或低电平中的任一种，图1中的控制电路11在接收到销毁触发信号后，确定唯一的高压输出端a为目标输出端，生成销毁控制信号，该销毁控制信号用于指示销毁高压输出电路12通过自身唯一的高压输出端a(即目标高压输出端)向并联的多个VPP引脚输出销毁电压。销毁高压输出电路12，用于在接收到销毁控制信号后，通过目标高压输出端向与目标高压输出端连接的目标VPP引脚输入销毁电压，以至少烧毁与目标VPP引脚连通的读写升压电路。本实施例中，销毁电压不低于预设电压值，该预设电压值可以通过对闪存芯片的预先实验得到，例如逐渐增高对闪存芯片的VPP引脚的输入电压，检测闪存芯片的销毁情况，以得到适宜的销毁电压，可选的，销毁电压不低于48V。

可以理解的是，本实施例中，根据一个高压输出端上连接的VPP引脚的总数量的多少，或者闪存芯片的实际结构的变化，可以适当调整销毁高压输出电路的销毁电压。

在上述的实施例中，通过简单的电路结构，即可从一个高压输出端a输出销毁电压实现对多个闪存芯片的同步销毁，提升销毁芯片的速度，使得本实施例中对多个闪存芯片进行销毁的电路的结构相较于现有技术中的销毁电路的结构更加简单，使得芯片销毁的成本的难度得到了降低。

在一个实施例中，如图3所示，高压输出端a的数量不低于两个，其中，各个高压输出端连接的VPP引脚的数量不限，一个高压输出端上可以连接一个VPP引脚，或者连接至少两个VPP引脚，或者连接0个VPP引脚等等。

在该实施例中，由于高压输出端的个数有多个，在销毁的时候，不一定需要对所有的与高压输出端连接的闪存芯片均连接，可以采用一定的措施确定目标高压输出端，以实现对闪存芯片的选择性销毁。

可选的，高压输出端的数量不低于两个时，销毁触发信号中包含确定待销毁芯片的识别信息，控制电路中存储有各个闪存芯片与高压输出端的连接关系，控制电路基于销毁触发信号可以确定闪存芯片中的待销毁芯片，基于闪存芯片与高压输出端的连接关系，可以确定与待销毁芯片连接的高压输出端，并将高压输出端作为目标高压输出端，生成销毁控制信号发送给销毁高压输出电路12。可选的，所述控制电路，用于在接收到所述销毁触发信号后，根据所述销毁触发信号中包含的所述识别信息，以及各所述闪存芯片与所述高压输出端的连接关系，确定所述高压输出端中输出所述销毁电压的目标高压输出端，基于所述目标高压端生成销毁控制信号。

例如，对于图3中的N+1个闪存芯片-NAND Flash芯片，按照图3中NAND Flash芯片从上到下的排列顺序，NAND Flash芯片对应的标号为1、2、3······N+1，控制电路基于销毁触发信号，确定标号为N+1的闪存芯片为待销毁芯片，控制电路根据图3中的高压输出端与VPP引脚的连接关系，确定下面的一个高压输出端a为目标高压输出端，则生成销毁控制信号，将销毁控制信号发送给销毁高压输出电路12。可以理解的是，对于高压输出端a的数量较少的情况，控制电路11和销毁高压输出电路12的结构更简单。

可选的，如图4所示，本实施例的销毁高压输出电路12包括销毁高压生成子电路121和至少一个开关子电路122，所述销毁高压生成子电路121的电压输出端d与所述开关子电路122的输入端c连接，所述控制电路11与所述开关子电路的控制端b连接，一个所述开关子电路122的输出端为一个所述高压输出端a；

其中，所述控制电路11，用于在生成所述销毁控制信号后，将所述销毁控制信号发送给目标开关子电路的所述控制端，其中，所述目标开关子电路为所述目标高压输出端所在的开关子电路；

销毁高压生成子电路121，用于通过所述电压输出端向所述至少一个开关子电路的输入端输入所述销毁电压，其中，在所述闪存芯片的正常状态下，所述电压输出端与所述高压输出端未连通；

开关子电路122，用于在接收到所述销毁控制信号后，连通所述电压输出端与自身的高压输出端，向所述待销毁芯片的目标VPP引脚输入所述销毁电压。

可选的，闪存芯片的正常状态包括其未销毁之前的所有状态，例如包括工作状态、断电状态以及休眠状态等等。

在一个示例中，在高压输出端为一个的情况下，开关子电路122仅有一个，销毁控制信号可以为高电平或低电平，该开关子电路122通过控制端b接收的电平控制电路中开关的导通和断开。

在一个示例中，在高压输出端的数量不低于两个的情况下，开关子电路122有多个，销毁控制信号也可以为高电平或低电平，接收到销毁控制信号的开关子电路通过从控制端b接收的电平控制电路中开关的导通和断开。

可选的，在一个实施例中，控制电路11还用于在待销毁芯片销毁后，控制销毁高压输出电路12停止向待销毁芯片的VPP引脚输入销毁电压。可选的，本实施例中可以通过对销毁电压的输出时间的统计，确定在待销毁芯片是否已经销毁，从而确定是否停止销毁电压的输入。例如在一个示例中，控制电路11还用于在将销毁控制信号发送给销毁高压输出电路12的同时开始计时，在计时的时长超过预设销毁时长之时，向销毁高压输出电路12发送销毁停止信号，控制销毁高压输出电路12停止从目标高压输出端向目标VPP引脚输入销毁电压。

在一个示例中，销毁控制信号可以为高电平，销毁停止信号可以为低电平。可选的，控制电路11，用于在发送高电平至目标开关子电路的控制端的同时，开始计时，当计时的时长超过预设销毁时长的时候，向目标开关子电路的控制端发送低电平。可选的，开关子电路122，用于在接收到控制电路11发送的高电平时，导通销毁高压生成子电路121的电压输出端d与自身的高压输出端a，在接收到控制电路11发送的低电平时，断开销毁高压生成子电路121的电压输出端d与自身的高压输出端a的连通。

在一个实施例中，触发电路与外部的管理装置有线连接，触发电路，用于通过有线连接获取管理装置输入的销毁触发信号；或者，触发电路包含无线通信电路，触发电路，用于基于无线通信电路，通过无线网络接收外部的管理装置发送的销毁触发信号。

可选的，在一个实施例中，触发电路中还可以包括外露于闪存芯片销毁装置的按键，触发电路用于在所述按键被触发时，生成销毁触发信号；其中，在所述高压输出端的数量为至少两个的情况下，按键的数量为多个，销毁触发信号中包含有被触发的按键的信息，所述控制电路中还存储有各按键与高压输出端或闪存芯片的对应关系，所述控制电路，用于在接收到所述销毁触发信号后，基于所述对应关系，确定被触发的按键对应的目标高压输出端，继而生成销毁控制信号。

可选的，在销毁高压输出电路的高压输出端的数量为至少一个时，还可以通过时钟控制闪存芯片的销毁。可选的，触发电路中包括时钟电路和时钟电路连接的触发子电路，时钟电路用于在闪存芯片开始使用后计时，在计时的时长满足预设触发时长时，向触发子电路发送触发信号，触发子电路用于在接收到触发信号后，生成销毁触发信号，发送该销毁触发信号给控制电路12。

可选的，为了解决现有技术中存在的问题，本申请第一实施例还提供一种电子装置，该电子装置包括闪存芯片以及如上描述的闪存芯片销毁装置。可选的，闪存芯片可存在于设置于电子装置中的存储装置中，该存储装置包括但不限于固态硬盘。

由上可见，本申请方案中，闪存芯片销毁装置的结构较为简单，包括控制电路，与控制电路连接的销毁高压输出电路和触发电路，本申请方案中的销毁高压输出电路的高压输出端与闪存芯片的VPP引脚连接；可以在需要的时候，通过销毁高压输出电路中的目标高压输出端向目标VPP引脚输入销毁电压，实现对待销毁芯片的销毁，由于本实施例中，采用的是对VPP引脚输入电压的方式销毁待销毁芯片，所以对销毁电压的要求较低，仅需数十伏的电压即可，极大降低了销毁高压输出电路实现的成本和难度，并且基于VPP引脚的特性，多个闪存芯片的VPP引脚可并联，所以基于申请方案中闪存芯片销毁装置的结构，可以从一个高压输出端输出销毁电压销毁多个闪存芯片，而不需要对各个闪存芯片逐片销毁，不仅提升了对包含多个闪存芯片的存储装置的销毁效率和销毁速度，还有效减少了闪存芯片销毁装置的器件数量，简化了闪存芯片销毁装置的电路，尤其适用于对销毁时间敏感的存储装置、以及超大容量(flash片数多)的存储装置等产品销毁应用场景。

可选的，为了解决现有技术中存在的问题，本申请第二实施例还提供一种闪存芯片销毁方法，该闪存芯片销毁方法应用于与闪存芯片连接的闪存芯片销毁装置，参见图5，该闪存芯片销毁方法包括：

步骤501、闪存芯片销毁装置中的触发电路获取销毁触发信号，将销毁触发信号发送给闪存芯片销毁装置的控制电路，其中，控制电路与闪存芯片销毁装置中的销毁高压输出电路连接，销毁高压输出电路的高压输出端与闪存芯片的VPP引脚连接；

步骤502、控制电路在接收到销毁触发信号后，生成销毁控制信号，将销毁控制信号发送给销毁高压输出电路，其中，销毁控制信号用于控制高压输出端中的目标高压输出端输出销毁电压，与目标高压输出端连接的VPP引脚为目标VPP引脚，目标VPP引脚所在的闪存芯片为待销毁芯片；

步骤503、销毁高压输出电路在接收到销毁控制信号后，通过目标高压输出端向待销毁芯片的目标VPP引脚输入销毁电压，以烧毁待销毁芯片上与目标VPP引脚连通的电路。

可选的，本申请实施例的销毁高压输出电路的高压输出端的数量为至少一个，与一个高压输出端连接的VPP引脚的数量为至少一个；在高压输出端的数量不低于两个时，销毁触发信号中包含确定待销毁芯片的识别信息；

在高压输出端的数量不低于两个时，控制电路在接收到销毁触发信号后，生成销毁控制信号，将销毁控制信号发送给销毁高压输出电路包括：

控制电路在接收到销毁触发信号后，根据销毁触发信号中包含的识别信息，以及各闪存芯片与高压输出端的连接关系，确定高压输出端中输出销毁电压的目标高压输出端，基于目标高压端生成销毁控制信号。

可选的，销毁高压输出电路包括销毁高压生成子电路和开关子电路，销毁高压生成子电路的电压输出端与开关子电路的输入端连接，控制电路与开关子电路的控制端连接，一个开关子电路的输出端为一个高压输出端；

控制电路，用于在生成销毁控制信号后，将销毁控制信号发送给目标开关子电路的控制端，其中，目标开关子电路为目标高压输出端所在的开关子电路；

销毁高压输出电路在接收到销毁控制信号后，通过目标高压输出端向待销毁芯片的目标VPP引脚输入销毁电压包括：

销毁高压生成子电路通过电压输出端向至少一个开关子电路的输入端输入销毁电压，其中，在闪存芯片的正常状态下，电压输出端与高压输出端未连通；

开关子电路在接收到销毁控制信号后，连通电压输出端与自身的高压输出端，向待销毁芯片的目标VPP引脚输入销毁电压。

可选的，触发电路与外部的管理装置有线连接，闪存芯片销毁装置中的触发电路获取销毁触发信号包括：闪存芯片销毁装置中的触发电路通过有线连接获取管理装置输入的销毁触发信号；

或者，触发电路包含无线通信电路，闪存芯片销毁装置中的触发电路获取销毁触发信号包括：闪存芯片销毁装置中的触发电路基于无线通信电路，通过无线网络接收外部的管理装置发送的销毁触发信号。

由上可见，本申请方案中，闪存芯片销毁装置的结构较为简单，包括控制电路，与控制电路连接的销毁高压输出电路和触发电路，本申请方案中的销毁高压输出电路的高压输出端与闪存芯片的VPP引脚连接；可以在需要的时候，通过销毁高压输出电路中的目标高压输出端向目标VPP引脚输入销毁电压，实现对待销毁芯片的销毁，由于本实施例中，采用的是对VPP引脚输入电压的方式销毁待销毁芯片，所以对销毁电压的要求较低，仅需数十伏的电压即可，极大降低了销毁高压输出电路实现的成本和难度，并且基于VPP引脚的特性，多个闪存芯片的VPP引脚可并联，所以基于申请方案中闪存芯片销毁装置的结构，可以从一个高压输出端输出销毁电压销毁多个闪存芯片，而不需要对各个闪存芯片逐片销毁，不仅提升了对包含多个闪存芯片的存储装置的销毁效率和销毁速度，还有效减少了闪存芯片销毁装置的器件数量，简化了了闪存芯片销毁装置的电路。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。

作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个可读存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例方法的全部或部分步骤。而前述的可读存储介质包括：U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本申请所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。

以上为对本申请所提供的闪存芯片销毁装置、电子装置及闪存芯片销毁方法的描述，对于本领域的技术人员，依据本申请实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。