Diseño de una herramienta de generación de arquitecturas deudinterconexionado para una plataforma de emulaciónudmultiprocesador sobre FPGA

摘要

Nuestro proyectro consiste en la creación de una herramienta de generación deudarquitecturas de interconexionado para una plataforma de emulación multiprocesadorudsobre FPGA. Actualmente los sistemas en chip (SoC) son cada vez más complejos, por la gran cantidad de componentes prediseñados que lo conforman. Necesitamos que los diferentes componentes del SoC puedan enviarse información. La alternativa, llamémosla más “clásica”, consistía en que los procesadores y los dispositivos de memoria se comunicaran mediante buses. Pero, a medida que el tamaño de los SoC crece, esta vía sufre problemas de escalabilidad de los buses, además de una longitud cada vez mayor de las conexiones. Las redes en chip, NoC, representan una variante fiable de interconexión, extrapolando algunos de los conceptos de las redes de computadores a la interconexión de múltiples IP-Cores difundidos sobre un sustrato común. Es en este punto donde cobra sentido nuestro proyecto, como soporte gráfico que dé un aspecto visual más amigable al arduo trabajo de elegir que diseño de red confeccionar, como estructurar esta red, y como observar de un plumazo algunos de los resultados obtenidos al simular de esta red.udud[ABSTRACT]udIn the last years, the growing of the Systems on Chip (SoC) has shown a problem with theudinterconnection with buses. It becomes a bottleneck due to the poor scalability of theudbuses. Because of that a new way of interconnection, Network-on-chip (NoC), has beenuddeveloped. NoCs uses the idea of the computer network to implement a similar solution toudmake the interconnections in SoCs.udUnfortunately, NoC development is a hard task. In the last times have been developedudsome tools, such as SunFloor or XpipesCompiler that brings a great help to the NoCuddesigner. But these applications only generate and compile topologies, and it was such audhard task. With NoCdificador we try to develop a tool that helps the NoC designer toudmodify his NoCs in a completely safe way.udBut NoCdificador is not only a NoC modifier. It also controls the correctness of the network,udcan generate new networks from the beginning, can create or edit SunFloor input filesudand then invoke SunFloor. With NoCdificador, a topology can be simulated withudXpipesCompiler and simulated with MPARM. And one of the most attractive features ofudthis tool is the different statistics shown for the same network: simulated with AMBA (busudinterconnection) and Xpipes (NoC interconnection), and even a graphic comparativeudbetween both simulations.udOur application has been developed in Java. One of the requirements of the programudwas that it had to be multiplatform, so we chose the multiplatform language we knew theudbest.