Concurrent Processor Array for High Speed Route Planning

机译：用于高速路由规划的并行处理器阵列

获取原文

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

A VLSI parallel processor array for high speed optimal route planning is reported.

著录项

作者
Kemeny, S.; Shaw, T.; Nixon, R.; Fossum, E.;
展开▼
作者单位

展开▼
年度 1994
页码 1-1
总页数 1
原文格式 PDF
正文语种 eng
中图分类工业技术;
关键词
CONCURRENT PROCESSING; HIGH SPEED; PARALLEL PROCESSING (COMPUTERS); PLANNING; ROUTES; TERRAIN; VERY LARGE SCALE INTEGRATION; VLSI route planning progammed terrain traversal time;

机译：并行处理;高速;并行处理（计算机）;规划;航线;地形;非常大规模的集成; VLsI路线规划编制地形遍历时间;

相似文献

外文文献
中文文献
专利

1. Route planning in dynamic graphs with linear changing and preprocessing for speed-up [J] . Gábor SZ?CS Transport Problems: an International Scientific Journal: Problemy Transportu . 2010,第2期

机译：动态图中的路线计划，具有线性变化和预处理，可加快速度
2. Planning of vessel speed and fuel bunkering over a route with speed limits [J] . Nielsen Izabela Ewa, Ngoc Anh Dung Do, Jang Jaejin, Maritime economics & logistics . 2016,第4期

机译：规划有速度限制的路线上的船只速度和燃料加注
3. Flame spread and interactions in an array of thin solids in low-speed concurrent flows [J] . Hsin-Yi Shih Combustion theory and modelling . 2009,第3期

机译：低速并发流中的火焰扩散和一系列薄固体中的相互作用
4. Parallel Processor Array For High Speed Path Planning [C] . Kemeny, S.E., Shaw, . 2001

机译：用于高速路径规划的并行处理器阵列
5. The Ecological and Concurrent Validity of Processing Speed Measures [D] . Sordahl, Jeffrey Alan, Jr. 2013

机译：加工速度测度的生态和并行有效性
6. Relationship of Corpus Callosum Integrity with Working Memory Planning and Speed of Processing in Patients with First-Episode and Chronic Schizophrenia [O] . Ernest Tyburski, Piotr Podwalski, Katarzyna Waszczuk, 2021

机译：胼callosum完整性与第一集和慢性精神分裂症患者的工作记忆规划和加工速度的关系
7. PARALLEL PROCESSOR ARRAY FOR HIGH SPEED PATH PLANNING [O] . S. E. Kemeny, T. J. Shaw, R. H. Nixon, 2014

机译：并行处理器阵列，用于高速路径规划

Concurrent Processor Array for High Speed Route Planning

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅