0.18μmプロセスによる差分光再構成型ゲートアレイ

摘要

差分光再構成型ゲートアレイは，FPGA (Field Programmable Gate Array)の一種であるが，回路情報を電気的に書き込むFPGAとは異なり，光学的な書き込みを可能にしたデバイスである．これまでに0.35μmプロセスを用いた差分光再構成型ゲートアレイを開発済みであるが，本稿では，さらに高密度実装した0.18μm高密度差分光再構成型ゲートアレイの設計例について示す．この設計では7.82mm{sup}2のチップに，4個の論理ブロック，5個のスイッチング·マトリックス，16ビットのI/Oビットを実装した．本稿では，再構成回路部，ゲートアレイ部の実装について述べ，受光部に関しては実験結果も示す．