同期後の動作が簡略化可能な0.5V駆動サブスレッショルドDPLLの設計

摘要

本研究では、電源電圧0.5V、サブスレッショルド領域で動作するDPLL回路の検討を行った。同期後の微調動作を、加算器等を使わずにカウンタのみの回路に簡略化することで更なる低消費電力化を図る。その結果、構成するフリップフロップの動作速度により、稀にハザードやサイクルスリップ等が発生してしまうが、5μW以下の消費電力で1MHz（周期：1.0μsec）と909.09kHz（周期：1.1μsec）での同期動作に成功した。また、微調動作時の消費電力は4.75μWとなった。