...
首页> 外文期刊>ieee design & test of computers >Source-synchronous testing of multilane PCI Express and HyperTransport buses
【24h】

Source-synchronous testing of multilane PCI Express and HyperTransport buses

机译:Source-synchronous testing of multilane PCI Express and HyperTransport buses

获取原文
获取原文并翻译 | 示例

摘要

abstract_textpSource-synchronous I/O buses, such as PCI Express and HyperTransport, are difficult to test with synchronous ATE. This article describes source-synchronous driver and receiver test modules that are tailored for these buses and that have the additional advantage of supporting jitter injection./p/abstract_text

著录项

  • 来源
    《ieee design & test of computers 》 |2006年第1期| 46-57| 共12页
  • 作者

    Keezer DC; Minier D; Ducharme P;

  • 作者单位

    Georgia Inst Technol, Sch Elect & Comp Engn, Atlanta, GA 30332 USA;

    IBM Canada, Toronto, ON, Canada;

  • 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
  • 原文格式 PDF
  • 正文语种 英语
  • 中图分类
  • 关键词

获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号