低消費電力プロセッサアーキテクチャ向けクリティカルパス予測器の評価

摘要

スーパスカラプロセッサに関する近年の研究により，プログラム中のクリティカルパスを効率良く実行することにより，プロセッサの処理性能を向上できることが知られている．我々の研究では実行中の命令がクリティカルであるかどうかの情報を用いて，プロセッサの処理性能を低下させることなく消費電力を削減させることを目指す．本論文では，我々が提案する新たなクリティカルパス予測器を用いて低消費電力化の最適化評価を行った結果について報告する．