画像符号化SoCの低消費電力化のための垂直統合設計研究

摘要

VLSIの微細化をベースに進展してきたコンピュータのダウンサイジングにより、いよいよウエアラブルコンピュータ、インプランタブルデバイス、知能ロボティックスなどが実用化きれる時代を迎えようとしている。 しかしながら、VLSIの微細化はリーク電流やデバイスパラメータのばらつきなどの新たな問題を引き起こしており、上記モバイル情報システムに要求される低消費電力性能の実現には、アルゴリズム、VLSIアーキテクチャ、回路の各技術階層毎の技術革新だけではとうてい解決できず、各技術階層間の協調設計研究の重要性が認識されている。 本稿では、筆者らがVLSIモバイルプロセッサの中核機能である画像符号化回路の低消費電力化のために実施してきた最近の垂直統合設計研究事例を紹介し、その有効性を議論する。