三次元積層のための接合技術

摘要

プロセス微細化の限界を迎えてきた今現在において，Moore's Lawを超えるフレームワークの必然性は2017年以降のIEEE's International Roadmap for Devices and Materials（IRDS）で定義されているとおり，縦方向への積層化（三次元積層）による集積度向上が大きな流れとなっている。三次元積層化には素子の貼り合わせ技術と垂直配線技術の二つが大きな鍵とされている。すなわち，メモリなどの各素子を貼り合わせにより積層した後，各素子を電気的·信号的に接続することが必須となる。配線技術としてはワイヤボンディングや，フリップチップ，シリコン貫通電極（Through Silicon Via, TSV）などが挙げられ，それぞれの電極ピッチや積層前後のプロセスによって様々な選択肢がある。本稿では貼り合わせ技術と垂直配線技術のうち，貼り合わせ技術についての現状をまとめた。