意味的領域分割のための組み込みシステム向け疎な全畳み込みニューラルネットワークのFPGA実装の検討

摘要

本稿では枝刈り手法を適応した意味的領域分割のための疎な全畳み込みニューラルネットワークのFPGA 実装を提案する.意味的領域分割とはピクセル単位にクラス識別を行うタスクのことであり，障害物や人を正確に認識する必要のある自動運転等への活用が期待されている.意味的領域分割のためのモデルの多くは，高い正解率を達成するために深い構造をとるものが多い.そのため，演算に必要な重みパラメータの数が大くなり，リソースの限られた組み込みシステム上では実現が困難となっている.この問題に対し，レイヤー毎に重みをソートして昇順に重みを刈るものや，閾値をあらかじめ決め閾値以下の重みをメ刈る手法が提案されている.しかし，それらの手法を適応したモデルを組み込みシステムへ実現する際に，フィルター毎に存在する重みの数が異なるため最も重みの数が多いフィルターに合わせた回路を作る必要がある.そのため，それ以外のフィルターは無駄な計算を行う必要があった.本研究では，ハードウェアにより適したフィルター毎にソートして決められた割合を昇順に刈る手法を提案する.加えて，それを適応した全畳み込みニューラルネットワークのFPGA実装を評価した.ベンチマークにはCamvidデータセット，FPGAにはXilinx zcu102評価ボードを用いた.その結果，リアルタイム処理要求（30FPS)を満たした.