298-fJ/writecycle 650-fJ/readcycleを実現する画像処理プロセッサ向け28-nm FD-SOI 8T 3ポートSRAM

摘要

28-nm FD-SOIプロセス技術を用いた，低消費電力かつ低電圧な画像処理向け64-kb 8T3ポートSRAMを提案する．本提案SRAMは，8トランジスタのビットセルから構成され，1-write／2-readの3ポートを持つと同時に多数決論理回路を備えアクティブエネルギを削減する．本テストチップは，最小電圧0.46Vにおいて，アクセス時間140nsで動作することを確認した．最小動作エネルギ点は，電源電圧0.54Vアクセス時間55ns（＝18.2MHz）であり，多数決論理を組み合わせた場合，298-fJ／writecycle，650-fJ／readcycleの動作エネルギを達成した．これらの値は，28-nm FD-SOI 6TSRAMに比べてそれぞれ78%及び52%の動作エネルギ削減を達成した．