3 次元実装における信頼性解析技術の現状と展望

摘要

デジタルカメラに代表される小型デジタル機器では，半導体デバイスが機器そのもののサイズや機能に影響を及ぼし，高密度半導体実装技術の期待が大きいものとなっている。 この高密度化の手法として，3次元的な実装技術を用い複数のチップを1パッケージに収めるSiP（Systelnin Package）のこ－ズが高まっている。 SiPのようにパッケージ内が3次元となれば構造が複雑化し，その信頼性の予測は極めて1）困難なものとなる。 そのため，従来のような接続部単体の信頼性解析ではなくパッケージ全体の3次元構造体を考慮した信頼性解析が重要となり，CAE技術による信頼性の予測とパッケージ設計への適切なフィードバックがパッケージ開発の蝕を握ると思われる。