机译:嵌入式VLIW处理器中存在多种寄存器类型的情况下,软件管道循环的有效溢出减少
Languages; Performance; Algorithms; Software pipelining; Register allocation; Backend compilation; Code optimization; Instruction-level parallelism;
机译:嵌入式VLIW处理器中存在多种寄存器类型的情况下,软件管道循环的有效溢出减少
机译:Tetris-XL:一种性能驱动的减少泄漏的技术,适用于嵌入式VLIW处理器
机译:集群嵌入式VLIW处理器的有效软件流水线算法
机译:RS-FDRA:用于嵌入式VLIW处理器的寄存器敏感软件流水线算法
机译:嵌入式VLIW / EPIC处理器的性能增强软件循环转换。
机译:矿井信号处理的正则化嵌入式多核降维
机译:嵌入式VLIW处理器中存在多种寄存器类型的情况下,软件流水线循环的有效溢出减少