ランプ電圧印加による信号線オープン故障の検出

摘要

従来の論理テストによるオープン故障の検出の困難さは，故障箇所に既知の値を確実に設定できないことに起因している．これを解決するために，筆者は，正負それぞれの電源端子にランプ電圧を印加してCMOS組合わせ回路内の信号線オープン故障を検出できる簡易な論理テスト法を提案している．提案法では，縮退故障検出用の1個のテストベクトルの印加で論理値誤りあるいは遅延故障としてオープン故障を検出できる．本論文では，幾つかのパラメータを変化させた回路シミュレーションと理論的解析を行い，その故障検出能力を示す．更に，提案法は回路内の任意の箇所でのオープン故障の検出が可能であり，また任意の値を持つ信号線オープン故障に適用できることを明らかにする．