ブロック処理とリフティング法に基づく二次元非分離GenLOTのハードウェア実装

摘要

本報告では，ブロック処理とリフティング法に基づく二次元非分離GenLOTのハードウェア実装のためのアーキテクチャを提案する．JPEGやMPEG-2で採用されている離散コサイン変換（DCT）やJPEG2000で採用されている離散ウェーブレット変換（DWT）は可分離処理のため，斜め方向のテクスチャやェッジの表現に適さない．筆者らが先に提案した非分離GenLOTは，指向性を与えることが可能であり，斜め方向のテクスチャやェッジ表現に適している．また，直交性を維持しながらブロック毎の処理を行うことが可能である．しかしながら，非分離GenLOTには処理速度の向上に課題が残されている．この課題を解決するためには，専用ハードウェアによる処理が有効である．そこで本研究では，二次元非分離GenLOTをブロック処理とリフティング法によって実現するハードウェアアーキテクチャを提案する．ハードウェアへ実装する回路部分をVHDLへコーディングし，回路合成を行い，回路面積と速度の評価を行う．