首页> 外文期刊>電子情報通信学会技術研究報告. VLSI設計技術. VLSI Design Technologies >順序回路のソフトエラー耐性評価における高精度な近似評価手法
【24h】

順序回路のソフトエラー耐性評価における高精度な近似評価手法

机译:用于时序电路软误差容限评估的高精度近似评估方法

获取原文
获取原文并翻译 | 示例
           

摘要

ソフトエラー耐性を考慮した論理回路の設計においてソフトエラー耐性評価手法が必要となる.順序回路における評価手法の1つに厳密にソフトエラー発生後の振る舞いを解析する手法が提案されているが、実行時間の観点から問題がある.それに対し,ソフトエラー発生後の1クロックのみを考慮する近似手法も提案されせいるが,、との手法では計算精度の観点から問題がある.そのため本稿では,複数クロックを考慮した近似評価手法について述べ,計算精度および実行時間の評価を行う.
机译:在考虑软误差容限的逻辑电路设计中,需要一种软误差容限评估方法。已经提出了时序电路中的一种评估方法来严格分析发生软错误之后的行为,但是从执行时间的角度来看存在问题。另一方面,已经提出了一种在发生软错误之后仅考虑一个时钟的近似方法,但是该方法在计算精度方面存在问题。因此,在本文中,我们描述了一种考虑多个时钟的近似评估方法,并评估了计算精度和执行时间。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号