単方向1:1高速同期機構を用いたFPGA実装と評価

摘要

近年，組込み制御分野でマルチ·メニーコアの使用が主流となりつつある．複数のコアで制御プログラムを並列に動作させる場合，コア間通信のオーバーヘッドが大きな問題である．そこで，我々は単方向1:1高速同期機構とよぶ高速な通信メカニズムを提案し，その改善を図っている．本稿では，提案機構向けに新たに考案したハードウェア支援手法とFPGAによる評価結果を報告する．モーター制御アプリケーションを用いた評価では，提案手法はマルチコアRTOSの通信APIと比べ，通信時間が約12分の1に短縮された．