少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案

摘要

継続的なLSI製造プロセス微細化に伴い，トランジスタの故障率や特性ばらつきは増大する傾向にある．この問題を解決するため，二線式論理で耐故障性に優れ，セル内／セル間のトランジスタ配置にも考慮した高信頼セルが提案されてきた．これまでに，この高信頼セルを用いて比較器，加算器が設計されており，レイアウトベースでの故障率を元にした信頼性，遅延時間の評価が行われてきた．しかし，これらの評価は単一のセル故障に対して行われたものであり，回路中の複数セル故障時の問題を取り扱っていない．また再収斂を含む回路に起因する問題も取り扱っていない．そのため，これらの信頼性評価手法では不完全な評価しか行えないという問題があった．そこで本論文では，再収斂を考慮に入れ，さらに回路中の複数セル故障に対応した信頼性評価手法を提案した．また回路面積を増加させることなく複数セル故障時の回路故障率を低減する論理設計手法を提案し，その有効性を評価した．提案した信頼性評価手法により，これまで不可能だった再収敵を含む一般の回路に対する評価が可能となった．また，提案した論理設計手法により回路故障率が平均で53％減少することを示した．