モバイルマルチメディアSoC向けL1キャッシュ共有型ホモジニアスデュアルプロセッサコア

摘要

アクティブウェイ機構[1]を採用した、新しいL1キャッシュ共有型デュアルプロセッサコアを提案する。 この機構では、キャッシュの各ウェイと特定のスレッドまたはプロセッサを対応付けし、リプレース動作は対応付するウェイのいずれかに対してのみ実行する。 この機構を用いた2ステージキャッシュアクセスを採用することにより、両プロセッサの同時アクセスを実現するためにはデュアルポートタグメモリのみが必要であり、デュアルポートデータメモリは不要となる。 本アーキテクチャでは、キャッシュのスラッシングやスヌープオーバーヘッドがないことを保証する。 また、キャッシュメモリおよびキャッシュコントローラを共有することで、スヌープキャッシュ型デュアルプロセッサコアに比べ、消費電力では高負荷時の例で23%、面積では29%の低減を実現した。