High-k Gate絶縁膜を持つUnderlap Single-Gate極薄SOI MOSFETのデバイス特性とばらつきの抑制

摘要

短チャネル効果抑制と寄生容量削減による高速動作を目的として最近検討されているunderlapped single-gate ultrathin (USU) SOI MOSFETにおいて、high-k絶縁膜の導入がGIDL電流の抑制にある程度効果があること、またunderlap距離やSOI膜厚の調整によって動作速度の向上が可能であることを示す。さらに、USU SOI MOSFETには特性ばらつきを抑制する利点があることを示すと共に、アナログ特性への影響についても言及し、USU SOI MOSFETの動作特性の最適な設計指針を述べる。