三次元集積回路技術を用いた並列画像処理のための再構成可能な積層型メモリシステムの設計

摘要

ロボットビジョンのような視覚情報処理においてはビデオレートを大幅に超える実時間高速画像処理システムが必要とされる。 このような画像処理システムとして、これまでにイメージセンサ、メモリ、処理回路を積層した三次元積層型並列画像処理システムが提案されている。 このシステムではイメージセンサから得られた画像は分割され、処理回路と1対1で結合された複数のメモリに格納される。 そして、処理回路により並列に画像処理を行う。 しかし、演算対象の画素だけではなく、その近傍の画像データを用いるフィルタリングのような処理では、分割画像間の境界部分のデータのロード·ストアが複雑になっている。 これは演算対象の分割画像を格納するメモリだけでなく、近傍の画像を格納するメモリへのアクセスが必要となるからである。 そこで、メモリ構成を動的に再構成すること。 こよって、分割画像間の境界を自由に移動することが可能なメモリシステムの設計を行った。 軽果するメモリシステムを用いることで対象画素の演算の際に近傍のメモリにアクセスする必要がなくなり、実行サイクル数が減少して、従来よりも高速に画像処理が可能である。 提案したメモリシステムをFPGAに実装し画像処理の動作を確瓢した。