再構成可能デバイスMPLDのアーキテクチャ評価

摘要

本稿では再構成可能デバイス実現のためのアーキテクチャであるMPLDの詳細構造の評価検討を行う．MPLDは，多数の小容量メモリ間をアドレス線とデータ線の対（AD対）で実現した双方向線を用いて相互に接続した構成となっている．MPLDではこの小容量メモリをMLUTと呼び，論理を実現するLUTとして利用するほか，AD 対同士をつなぐスイッチとして用いることでLUT間の配線としても利用する．そのため，MLUT当たりのAD対の数，AD対同士の接続パターンがMPLDにマッピングできる回路の規模，動作遅延に大きな影響を与える．そこで，MLUT当たりのAD対の数，AD対同士の接続パターンなどを変えた多様なMPLDアーキテクチャを仮定し，回路を構成するための特性の比較を行う．