ブロックLIMと次数縮小モデルを用いた非線形素子を含む多導体系の高速シミュレーション

摘要

本稿では，ブロックLIM （Latency Insertion Method）と次数縮小手法に基づく高速回路シミュレーション手法について提案する．ブロックLIMは陽的なleapfrog型の差分法を採用した，効率的な過渡解析手法の一つである．ブロックLIMでは，電圧と電流の双対性を適切に利用し，それぞれの変数の時間配置を半ステップずらことで，局所的なブロックごとに独立した更新処理を行っている．提案手法では，局所的なブロックの次数縮小モデルを作成し，ブロックLIMの更なる高速化を行う．回路分割と次数縮小手法を組み合わせた他の従来法と異なり，提案手法は特別な操作を行うことなく回路網を分割し，過渡解析全体のコストを削減することができる．数値検証により，提案手法はCMOSインバータの接続された多導体伝送線路の解析に適していることを示す．