Cadence und TSMC arbeiten gemeinsam an Design-Infrastruktur fur 3D-IC

摘要

Hochintegierte Schaltkreise mit 3D-Strukturen sind komplexe Bauelemente, in denen zwei oder mehr Lagen aktiver Bauteile sowohl horizontal als auch vertikal angeordnet sind. Ein Prinzipbeispiel in Abbildung 1 verdeutlicht dieses. Die Entwicklung und Fertigung von 3D-IC erfordern das Co-Design sowie die Analyse und Verifikation von heterogenen Chips und Halbleitertragern. Es ist eine sehr komplexe Aufgabe, die von verschiedenen Partnern gemeinsam zu losen ist. Aus diesem Grund arbeiteten Entwickler aus verschiedenen Fachrichtungen und Produktbereichen der Unternehmen TSMC und Cadence zusammen, um die fur diese neue Art von Design erforderliche Funktionalitat zu entwickeln und zu integrieren. Aus dieser Zusammenarbeit resultiert das Tapeout eines Testchips von TSMC's erstem heterogenen Chip-on-Wafer-on-Substrate (CoWoS) Prufmuster.