机译:适用于TCM解码器的高速低功耗Viterbi解码器设计
School of Electrical Engineering and Computer Science, Oregon State University, Corvallis, OR, USA;
Trellis coded modulation (TCM); VLSI; viterbi decoder;
机译:基于低功耗脉动阵列的自适应维特比解码器的FPGA设计和实现
机译:基于低功耗脉动阵列的自适应维特比解码器的FPGA设计和实现
机译:用于4D 8PSK TCM的基于1.672 Gigabit / s FPGA的Viterbi解码器
机译:高速低功耗流水线式维特比解码器:打破ACS瓶颈
机译:高速Viterbi解码器设计和FPGA实现。
机译:用于尾纹卷积码的加权维特比解码器的深组合
机译:使用优化维特比解码器设计TCM解码器
机译:用于Reed-muller子码的高速Viterbi解码器的架构和实现考虑因素