...
机译:基于差分平衡恒定隧道电流方案(DBCS)的8位分辨率,360毫秒写入时间非易失性模拟存储器
CMOS analogue integrated circuits; VLSI; analogue storage; cellular arrays; 0.8 micron; 360 mus; 8 bit; CMOS; NVAM; accuracy; bit levels; cell size; constant programming rate; differentially balanced constant-tunneling-current scheme; nonvolatile analog memory; program;
机译:基于差分平衡恒定隧道电流方案(DBCS)的8位分辨率,360 // spl mu / s写入时间非易失性模拟存储器
机译:基于ReRAM的具有自写终止方案的非易失性触发器,用于频繁关闭的快速唤醒非易失性处理器
机译:基于磁隧道结的非易失性内存逻辑LSI的制造,具有内容感知的写错误屏蔽方案,可实现92%的存储容量和79%的功耗降低
机译:基于差分平衡恒定隧道电流方案(DBCS)的8 b分辨率360 / spl mu / s写入时间非易失性模拟存储器
机译:偏振分多路复用光纤通信系统的差分偏振时间编码方案。
机译:二酰基甘油类似物OAG和DOG差异性地影响着以Zeitgebertime依赖的方式明显靶向TRP通道的Hawkmoth Manduca sexta中信息素转导的主要事件。
机译:一种在双向中继网络中采用模拟网络编码的分布式差分空时编码方案