机译:具有嵌入式TDC的免校准800 MHz小数N分频PLL
Atheros Communications, San Jose,;
ADPLL; calibration free; clock generation; digital PLL; embedded TDC; interpolation flip flop; mismatch filtering; phase locked loop; time to digital converter;
机译:具有0.2ps分辨率ADC辅助的粗/精细转换斩波TDC和TDC非线性校准的14nm 0.14ps rms sub>小数N分数字PLL
机译:0.0043mm 2 sup> 0.3–1.2V频率可缩放的合成N分频数字PLL,具有推测性双参考内插TDC
机译:适用于蓝牙LE的0.5V 1.6mW 2.4GHz小数N全数字PLL,具有在28nm CMOS中使用开关电容倍增器的PVT不敏感TDC
机译:具有嵌入式TDC的免校准800MHz小数N分频数字PLL
机译:具有多速率量化动态元素匹配功能的基于Delta-Sigma FDC的小数N PLL。
机译:800-1900 Mhz级手机的胎儿射频辐射暴露影响小鼠的神经发育和行为。
机译:具有子栅极延迟TDC,相位插值分频器和数字失配消除功能的3MHz-BW 3.6GHz数字小数N分频PLL