机译:采用65 nm CMOS的1.27 GHz全数字扩频时钟发生器/合成器
Clock synthesis; EMI reduction; digitally controlled delay line; spread-spectrum clock generator (SSCG);
机译:在65nm CMOS中为1.45 GHz全数字扩频时钟发生器,用于无同步SOC应用
机译:基于计数器的全数字扩频时钟发生器,可在65nm CMOS中大幅降低EMI
机译:3.3 GHz扩频时钟发生器,支持28 nm CMOS中的不连续频率调制
机译:采用65nm CMOS技术的低功耗小面积全数字扩频时钟发生器
机译:用于无线多媒体网络中的CMOS单芯片全数字IF BPSK直接序列扩频收发器。
机译:使用65 nm CMOS技术单片集成的CMOS-NEMS铜开关
机译:适用于65 nm CMOS的FMCW雷达应用的56.4至63.4 GHz多速率全数字小数N分频PLL