机译:8 Gb / s 60 GHz 65 nm LP CMOS接收器中的混合信号I / Q 32系数Rx前馈均衡器,100系数决策反馈均衡器的设计技术
University of California, Berkeley, CA, USA;
Baseband; Decision feedback equalizers; Delays; Feedforward neural networks; Gain; Switches; 60 GHz; Baseband; current integration; decision feedback equalizer (DFE); feedforward equalizer (FFE); inter-symbol-interference (ISI); mixed-signal; switched capacitor;
机译:65 nm CMOS的66 Gb / s 46 mW 3抽头判决反馈均衡器的设计技术
机译:具有双击直接判定反馈均衡的60 Gb / s PAM4有线接收器,采用28-NM CMOS中的轨道和再生切片机
机译:具有自适应均衡和波特率时钟以及65nm CMOS技术中的数据恢复功能的60Gb / s 288mW NRZ收发器的设计技术
机译:用于65nm LP CMOS的8Gb / s 60GHz接收器的混合信号32系数RX-FFE 100系数DFE
机译:宽带接收机中的组合CMOS判决反馈均衡器和时钟数据恢复电路设计。
机译:基于混合l1 / l2范数最小化和OMP算法的MIMO系统稀疏FIR决策反馈均衡器设计。
机译:具有双击直接判定反馈均衡的60 Gb / s PAM4有线接收器,采用28-NM CMOS中的轨道和再生切片机