首页> 外文期刊>IEEE Journal of Solid-State Circuits >Design, implementation and evaluation of a high-speed integrated Hamming neural classifier
【24h】

Design, implementation and evaluation of a high-speed integrated Hamming neural classifier

机译:高速集成汉明神经分类器的设计,实现和评估

获取原文
获取原文并翻译 | 示例
获取外文期刊封面目录资料

摘要

This paper describes a fixed-weight Hamming binary neural classifier chip suitable for applications where high-speed operation is required. The circuit uses switched current-mode techniques throughout and achieves classification in one forward pass through the network. The chip was realized in 2.4-/spl mu/m n-well CMOS technology and was designed to recognize the integers 0-9. It achieved a classification rate of 10 MHz without any observable tendency to misclassification or instability.
机译:本文介绍了一种固定重量的汉明二进制神经分类器芯片,适用于需要高速运行的应用。该电路始终使用开关电流模式技术,并在通过网络的一个正向通路中实现了分类。该芯片采用2.4- / spl mu / m n阱CMOS技术实现,旨在识别0-9整数。它实现了10 MHz的分类速率,而没有任何明显的分类错误或不稳定的趋势。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号