NANDメモリーの誤り訂正回路を38%縮小 東芝が新信号処理技術

摘要

東芝は、NAND型フラッシュメモリーの誤り訂正回路を38%縮小できる新たな信号処理技術を開発した。米国サンフランシスコで開催されているISSCC(国際固体素子回路会議)で20日(現地時間)に発表した。NANDメモリーは大容量化などに伴い、データの誤りを訂正する回路の規模が増大している。同回路として一般に用いられる低密度パリティ検査(LDPC)復号回路は、「1」か「O」かという情報に加え、「1」である確率と「O」である確率という情報が必要で、回路の増大を招いていた。