...
机译:速度无关电路的逻辑分解
Aizu Univ., Wakamatsu;
asynchronous circuits; delays; hazards and race conditions; logic CAD; logic gates; benchmarks; complex gates; functional correctness; hazard freedom; logic decomposition; logic synthesis; speed-independent circuits; unbounded gate delays;
机译:异步速度无关电路的换能方法逻辑优化
机译:与速度无关的电路的STG级分解和重新合成
机译:与速度无关的电路的STG级分解和重新合成
机译:一种与速度无关的电路分解和重新合成的有效方法
机译:大型集成逻辑电路测试中的前馈逻辑模型
机译:一种使用QCA实现具有成本效益的算术逻辑电路的新型可逆逻辑门及其系统方法
机译:与速度无关的电路的逻辑分解
机译:基于偏序的速度独立电路综合方法